[发明专利]开口的形成方法和像素结构的制造方法在审
| 申请号： | 201710717486.4 | 申请日： | 2017-08-21 |
| 公开（公告）号： | CN109427549A | 公开（公告）日： | 2019-03-05 |
| 发明（设计）人： | 高金字;戴谦邦;吕培农 | 申请（专利权）人： | 中华映管股份有限公司 |
| 主分类号： | H01L21/027 | 分类号： | H01L21/027 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 马雯雯;臧建明 |
| 地址： | 中国台湾*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明提供一种开口的形成方法，其包括在基底上依序堆叠图案化的第一导电层、第一绝缘层、图案化的第二导电层和第二绝缘层。第二导电层和第一导电层在基底的法线方向上重叠，使得第二绝缘层具有背向基底的凸起部。在第二绝缘层上覆盖感光材料层。对感光材料层进行曝光，其中曝光的深度等于凸起部的顶面至感光材料层的表面的垂直距离。通过显影将经曝光的感光材料层移除以形成暴露出第二绝缘层的第一开口。对暴露出的第二绝缘层进行蚀刻以形成第二开口并暴露出第二导电层，然后移除感光材料层。此外，使用上述开口的形成方法的像素结构的制造方法也被提出。 | ||
| 搜索关键词： | 绝缘层 感光材料层 开口 第二导电层 基底 第一导电层 像素结构 凸起部 图案化 曝光 暴露 蚀刻 垂直距离 法线方向 依序堆叠 顶面 显影 移除 制造 覆盖 | ||
【主权项】：
1.一种开口的形成方法，其特征在于，包括：在基底上依序堆叠图案化的第一导电层、第一绝缘层、图案化的第二导电层和第二绝缘层，所述第二导电层和所述第一导电层在所述基底的法线方向上重叠，使得所述第二绝缘层具有背向所述基底的凸起部；在所述第二绝缘层上覆盖感光材料层；对所述感光材料层进行曝光，所述曝光的深度等于所述凸起部的顶面至所述感光材料层的表面的垂直距离；通过显影将经曝光的所述感光材料层移除以形成暴露出所述第二绝缘层的一第一开口；对暴露出的所述第二绝缘层进行蚀刻以形成一第二开口并暴露出所述第二导电层；以及移除所述感光材料层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中华映管股份有限公司，未经中华映管股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710717486.4/，转载请声明来源钻瓜专利网。
- 上一篇：基板处理方法以及基板处理装置
- 下一篇：一种增粘单元HMDS吹扫结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
