[发明专利]一种基于GPS秒脉冲的2的幂次方倍频方法

摘要

本发明针对现有时钟生成方法设计复杂、占用资源多、存在时钟漂移和时延误差的问题，公开了一种基于GPS秒脉冲的2的幂次方倍频方法，属于数字信号处理领域。本发明通过所述二进制除法规则设计、以GPS秒脉冲测量本地晶振时钟漂移、将倍频累加寄存器的溢出位作为输出时钟等步骤，实现了GPS秒脉冲的2的幂次方倍频，本发明设计简单、易于实现、占用资源少，消除了本地晶振时钟漂移与除法器时延误差，使生成时钟信号的1秒以上长期精度与GPS秒脉冲精度一致，使生成时钟信号的1秒以内短期精度与消除时钟漂移后的本地时钟一致，提高了生成时钟信号的精度。本发明可用于为FPGA中各数字信号处理模块提供所需的时钟信号，可使系统简化设计、提高处理精度。

主权项

一种基于GPS秒脉冲的2的幂次方倍频方法，其特征在于包括以下步骤：步骤S1：CLK为倍频方法输出时钟，F_LOCAL为本地高频晶振时钟的频率；CLK频率的理论值是2的幂次方，通过对数运算确定其频率的理论值为2的M次幂；F_LOCAL除以CLK频率的商是实现倍频所需参数，将F_LOCAL以二进制表示，以F_LOCAL二进制表示形式的第1位至第M+1位作为商的小数部分B；以F_LOCAL二进制表示形式的第M+2位至最高位作为商的整数部分A；步骤S2：设立本地晶振时钟频率计数寄存器CLK_LOCAL_1、CLK_LOCAL_2，CLK_LOCAL_1、CLK_LOCAL_2初始化为零；步骤S3：在GPS秒脉冲第一次到来时，使用寄存器CLK_LOCAL_1开始对本地高频晶振时钟频率F_LOCAL进行累加计数，每次累加值为1，当以后每一次GPS秒脉冲到来时，用寄存器CLK_LOCAL_1的值减去寄存器CLK_LOCAL_2的值以获得本地高频晶振时钟频率F_LOCAL的测量值，而后将寄存器CLK_LOCAL_1的值存储到寄存器CLK_LOCAL_2中；步骤S4：由F_LOCAL的测量值计算步骤S1中所述商的整数部分A和步骤S1中所述商的小数部分B；步骤S5：设立倍频累加寄存器QUOTIENT，倍频累加寄存器QUOTIENT最大容量值的二进制表示位数与整数部分A的二进制表示位数相同；步骤S6：设立小数累加寄存器REMAINDER，小数累加寄存器REMAINDER最大容量值的二进制表示位数与小数部分B的二进制表示位数相同；步骤S7：将倍频累加寄存器QUOTIENT的初始值设置为其最大值减去整数部分A；步骤S8：以本地晶振时钟上升沿为触发条件，倍频累加寄存器QUOTIENT开始累加，每次累加1；步骤S9：以倍频累加寄存器QUOTIENT溢出为触发条件，小数累加寄存器REMAINDER开始累加，每次累加B；步骤S10：当倍频累加寄存器QUOTIENT溢出时，将倍频累加寄存器QUOTIENT的值重置为其最大值减去整数部分A；步骤S11：当小数累加寄存器REMAINDER溢出时，倍频累加寄存器QUOTIENT减1；步骤S12：将倍频累加寄存器QUOTIENT的溢出位作为输出的时钟信号CLK。