[发明专利]立式芯片堆栈装置及其方法有效
| 申请号： | 201710463758.2 | 申请日： | 2017-06-19 |
| 公开（公告）号： | CN108807218B | 公开（公告）日： | 2020-12-11 |
| 发明（设计）人： | 石敦智;黄良印 | 申请（专利权）人： | 均华精密工业股份有限公司 |
| 主分类号： | H01L21/67 | 分类号： | H01L21/67;H01L21/677;H01L21/683 |
| 代理公司： | 北京科龙寰宇知识产权代理有限责任公司 11139 | 代理人： | 孙皓晨 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种立式芯片堆栈装置及其方法，立式芯片堆栈装置也被称为VERTICALLY DIE STACKED BONDER。该立式芯片堆栈装置包含有：一自掀单元；一取放单元，其相邻于该自掀单元；以及一承接单元，其相邻于该取放单元；其中，至少一芯片位于该自掀单元，该自掀单元将该至少一芯片翻转90度，以使该至少一芯片成为立式型态，该取放单元将已成为立式型态的至少一芯片交接至该承接单元，该自掀单元再次将另一至少一芯片翻转90度，以使该另一至少一芯片成为立式型态，该取放单元将已成为立式型态的另一至少一芯片侧向迭设于位于该承接单元的该至少一芯片。该自掀单元将芯片翻转90度，该取放单元再将已翻转为立式型态的芯片依序侧向堆栈，藉此降低生产成本与提升生产效率。 | ||
| 搜索关键词： | 立式 芯片 堆栈 装置 及其 方法 | ||
【主权项】：
1.一种立式芯片堆栈装置，其特征在于，包含：一自掀单元；一取放单元，其相邻于该自掀单元；以及一承接单元，其相邻于该取放单元；其中，至少一芯片位于该自掀单元，该自掀单元将该至少一芯片翻转90度，以使该至少一芯片成为立式型态，该取放单元将已成为立式型态的该至少一芯片交接至该承接单元，该自掀单元再次将另一至少一芯片翻转90度，以使该另一至少一芯片成为立式型态，该取放单元将已成为立式型态的该另一至少一成为立式型态的芯片侧向迭设于位于该承接单元的该至少一芯片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于均华精密工业股份有限公司，未经均华精密工业股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710463758.2/，转载请声明来源钻瓜专利网。
- 上一篇：晶圆表面处理装置及方法
- 下一篇：用于半导体器件制造的系统和方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
