[发明专利]在沟槽形成期间运用牺牲阻障层保护贯孔的方法有效
| 申请号： | 201710358477.0 | 申请日： | 2017-05-19 |
| 公开（公告）号： | CN107452675B | 公开（公告）日： | 2021-01-01 |
| 发明（设计）人： | 夏瑞克·斯蒂奎;法兰克·W·蒙特;张洵渊;布朗·匹撒拉;道格拉斯·M·崔克特 | 申请（专利权）人： | 格罗方德半导体公司;国际商业机器公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768 |
| 代理公司： | 北京戈程知识产权代理有限公司 11314 | 代理人： | 程伟;王锦阳 |
| 地址： | 英属开曼群*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及在沟槽形成期间运用牺牲阻障层保护贯孔的方法，其中，一种方法，举例而言，包括提供中间半导体结构，其包含金属层、布置于该金属层上方的可图型化层、及布置于该可图型化层上方的硬掩模，该中间半导体结构包含穿过该硬掩模延展到该金属层上的多个贯孔，在该中间半导体结构上方及该多个贯孔中沉积牺牲阻障层，移除介于该多个贯孔间的一部分该牺牲阻障层，同时在该多个贯孔中维持一部分该牺牲阻障层，在介于该牺牲阻障层的该遭受移除部分与该多个贯孔间的该可图型化层中形成沟槽，以及将该牺牲阻障层的该剩余部分从该多个贯孔移除。 | ||
| 搜索关键词： | 沟槽 形成 期间 运用 牺牲 阻障 保护 方法 | ||
【主权项】：
一种方法，包含：提供中间半导体结构，其包含金属层、布置于该金属层上方的可图型化层、及布置于该可图型化层上方的硬掩模，该中间半导体结构包含穿过该硬掩模延展到该金属层上的多个贯孔；在该中间半导体结构上方及该多个贯孔中沉积牺牲阻障层；对介于该多个贯孔间的一部分该牺牲阻障层进行第一移除，同时在该多个贯孔中维持一部分该牺牲阻障层；在介于该牺牲阻障层的该遭受移除部分与该多个贯孔间的该可图型化层中形成沟槽；以及将该牺牲阻障层的该剩余部分从该多个贯孔进行第二移除。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于格罗方德半导体公司;国际商业机器公司，未经格罗方德半导体公司;国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710358477.0/，转载请声明来源钻瓜专利网。
- 上一篇：集成电路中的接触件填充
- 下一篇：晶片的加工方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
