[发明专利]集成电路及其制备方法

摘要

本发明提供了一种集成电路及其制备方法。该集成电路包括顺序层叠设置的半导体衬底、逻辑器件、下金属互连层、中间介质层和上金属互连层，中间介质层中设置有MRAM和第一导体，下金属互连层和上金属互连层通过第一导体电连接，MRAM包括依次叠置在中间介质层中的第二导体、下电极、存储单元、上电极和第三导体，且下电极通过第二导体与下金属互连层电连接，第三导体和上金属互连层电连接。由于上述MRAM中的下电极通过第二导体与下金属互连层连接，不仅能够减小孔的电阻，还能够对下电极进行不同材料和工艺上的选择进行调整，从而使MRAM能够具有优异的存储性能，进而使集成有MRAM与逻辑器件的集成电路能够具有优异的性能。

主权项

1.一种集成电路，包括顺序层叠设置的半导体衬底、逻辑器件、下金属互连层(10)、中间介质层和上金属互连层(50)，所述中间介质层中设置有MRAM(30)和第一导体(40)，所述下金属互连层(10)和所述上金属互连层(50)通过所述第一导体(40)电连接，其特征在于，所述MRAM(30)包括依次叠置在所述中间介质层中的第二导体(310)、下电极(320)、存储单元(330)、上电极(340)和第三导体(350)，且所述下电极(320)通过所述第二导体(310)与所述下金属互连层(10)电连接，所述第三导体(350)和所述上金属互连层(50)电连接。