[发明专利]半导体器件制备方法有效

专利信息
申请号: 201710318784.6 申请日: 2017-05-08
公开(公告)号: CN107068764B 公开(公告)日: 2020-02-18
发明(设计)人: 黄秋铭 申请(专利权)人: 上海华力微电子有限公司
主分类号: H01L29/78 分类号: H01L29/78;H01L21/28;H01L21/336
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 智云
地址: 201203 上海市*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件制备方法,利用鳍形沟道结构中掺杂层和非掺杂层的湿法蚀刻速度的差异,蚀刻去除栅极底部结构形成悬空于半导体衬底上方的沟道,形成全包围的栅极结构,在以鳍式场效应晶体管为半导体基体的结构中有效地抑制了短沟道效应、漏场和穿通的问题,提高了半导体器件的性能。
搜索关键词: 半导体器件 制备 方法
【主权项】:
一种半导体器件制备方法,所述半导体器件为鳍式场效应晶体管结构,其特征在于,包括以下步骤:步骤一:提供一以鳍式场效应晶体管为半导体基体的半导体衬底,所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区,所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层;步骤二:对步骤一所述的结构进行氧化物层沉积,直至将所述半导体衬底覆盖,使得所述氧化物层上表面与所述掩膜层上表面齐平,去除部分所述氧化物层,被去除的氧化物层的深度大于所述掩膜层的高度;步骤三:对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长,所述掺杂外延层向所述鳍形沟道区两侧水平向生长,接着将所述掩膜层去除,继续去除部分所述氧化物层,被去除的氧化物层的深度小于所述掺杂外延层与半导体衬底之间的高度;步骤四:刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区,直至所述鳍形沟道区的顶部与剩余的所述氧化物层齐平,对所述掺杂外延层沉积导电材料层形成全包围栅极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201710318784.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top