[发明专利]半导体器件制备方法

说明书

本发明提供一种半导体器件制备方法，利用鳍形沟道结构中掺杂层和非掺杂层的湿法蚀刻速度的差异，蚀刻去除栅极底部结构形成悬空于半导体衬底上方的沟道，形成全包围的栅极结构，在以鳍式场效应晶体管为半导体基体的结构中有效地抑制了短沟道效应、漏场和穿通的问题，提高了半导体器件的性能。

技术领域

本发明涉及半导体工艺领域，特别涉及一种半导体器件制备方法。

背景技术

随着集成电路的发展，器件尺寸越来越小，集成度越来越高，随着半导体器件特征尺寸的不断减小，传统的平面半导体制造技术已经无法使用，非平面技术的半导体器件应运而生，例如绝缘体上硅，双栅，多栅等新工艺的应用。

目前鳍式场效应管在小尺寸领域被广泛使用，而具有全包围栅极(gate-all-around)结构的半导体器件由于在器件性能及能有效抑制短沟道效应(short channeleffect)的特殊效用，正是半导体业界所追求的非平面技术之一。在这种结构中，由于半导体器件的沟道被栅极包围，所以半导体器件漏场的影响也被消除，有效抑制了半导体器件的漏电及穿通问题。由于全包围栅极悬空于底部半导体衬底之上，因此全包围栅极器件的制造工艺较为复杂。

发明内容

本发明提出了一种半导体器件制备方法，用于制作具有全包围栅极的半导体器件，从而解决上述问题。

为达到上述目的，本发明提供一种半导体器件制备方法，所述半导体器件为鳍式场效应晶体管结构，包括以下步骤：

步骤一：提供一以鳍式场效应晶体管为半导体基体的半导体衬底，所述半导体衬底上方形成有漏区、源区以及位于所述源区和漏区之间的鳍形沟道区，所述源区、所述漏区和所述鳍形沟道区上表面覆盖掩膜层；所述掩膜层为氮化硅或者氮氧化硅；

步骤二：对步骤一所述的结构进行氧化物层沉积，直至将所述半导体衬底覆盖，使得所述氧化物层上表面与所述掩膜层上表面齐平，去除部分所述氧化物层，被去除的氧化物层的深度大于所述掩膜层的高度；

步骤三：对步骤二中暴露出的位于所述掩膜层下方的所述鳍形沟道区进行掺杂外延层的生长，所述掺杂外延层向所述鳍形沟道区两侧横向生长，接着将所述掩膜层去除，继续去除部分所述氧化物层，被去除的氧化物层的深度小于所述掺杂外延生长层与半导体衬底之间的高度；

步骤四：刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区，直至所述鳍形沟道区的顶部与剩余的所述氧化物层齐平，对所述掺杂外延层沉积导电材料层形成全包围栅极。

作为优选，所述半导体基体为单晶硅。

作为优选，所述氧化物层材料为氧化硅。

作为优选，所述掺杂外延层为硅掺杂或者碳掺杂。

作为优选，步骤二和步骤三中去除部分所述氧化物层的方法为湿法刻蚀或者SiCoNi蚀刻。

作为优选，步骤四中刻蚀位于两侧掺杂外延层之间的所述鳍形沟道区使用湿法刻蚀。

作为优选，步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积介电层和金属层，所述介电层的介电常数高于二氧化硅。

作为优选，步骤四中沉积导电材料层形成全包围栅极的方法为依次沉积氧化层和多晶硅。

作为优选，沉积氧化层的方法为使用氧化工艺或者原位水汽生成工艺。

与现有技术相比，本发明的有益效果是：本发明提供一种半导体器件制备方法，所述半导体器件为鳍式场效应晶体管结构，使用如下步骤制作全包围栅极：步骤一：提供一以鳍式场效应晶体管为半导体基体的半导体衬底，半导体衬底上方形成有漏区、源区以及位于源区和漏区之间的鳍形沟道区，源区、漏区和鳍形沟道区上表面覆盖掩膜层；