[发明专利]用于卷积神经网络的混合立方体存储系统及加速计算方法有效
| 申请号： | 201710311909.2 | 申请日： | 2017-05-05 |
| 公开（公告）号： | CN107301455B | 公开（公告）日： | 2020-11-03 |
| 发明（设计）人： | 韩银和;翁凯衡 | 申请（专利权）人： | 中国科学院计算技术研究所 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06F7/57 |
| 代理公司： | 北京泛华伟业知识产权代理有限公司 11280 | 代理人： | 王勇;苏晓丽 |
| 地址： | 100190 北*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种混合内存立方体存储系统，包括混合立方体和设置在所述混合立方体的电路逻辑层上的计算控制器、乘加加速器及缓存。其中计算控制器响应于接收的要进行乘加计算的指令，通过所述混合立方体的内存控制器读取要进行计算的数据存入至缓存中，并指示乘加加速器进行计算；该乘加加速器用于响应于来自所述计算控制器的指令，读取缓存中的数据来并行地进行多路乘加计算并将计算结果写入至缓存。这样，在卷积神经网络计算时大量的并行计算及其涉及的频繁访存操作都可以该混合内存立方体内部完成，充分利用了混合内存立方体内部极高的内存带宽和低访问延迟，加快了计算速度，使得卷积神经网络整体的计算效率得到了提升。 | ||
| 搜索关键词： | 用于 卷积 神经网络 混合 立方体 存储系统 加速 计算方法 | ||
【主权项】：
一种混合内存立方体存储系统，包括混合立方体和设置在所述混合立方体的电路逻辑层上的计算控制器、乘加加速器及缓存，其中所述计算控制器用于响应于接收的指令指示所述混合立方体的内存控制器对所述混合立方体中的数据进行存取，读写缓存以及指示乘加加速器进行计算；所述乘加加速器用于响应于来自所述计算控制器的指令，读取缓存中的数据来并行地进行多路乘加计算并将计算结果写入至缓存。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所，未经中国科学院计算技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710311909.2/，转载请声明来源钻瓜专利网。
