[发明专利]用于卷积神经网络的混合立方体存储系统及加速计算方法

权利要求书

1.一种用于卷积神经网络的混合内存立方体存储系统，该存储系统通过系统总线与外部的用于卷积神经网络的主处理器相连接，其包括混合立方体和设置在所述混合立方体的电路逻辑层上的计算控制器、乘加加速器及缓存，

其中所述计算控制器用于响应于从所述主处理器接收的指令指示所述混合立方体的内存控制器对所述混合立方体中的数据进行存取，读写缓存，指示乘加加速器进行计算以及向所述主处理器返回对所述指令的响应；

所述乘加加速器用于响应于来自所述计算控制器的指令，读取缓存中的数据来并行地进行多路乘加计算并将计算结果写入至缓存；

其中所述乘加加速器包括并行乘加器、寄存器和状态机，其中状态机响应于来自计算控制器的指令控制并行乘加器进行运算；并行乘加器响应于状态机的控制，基于从寄存器读取的数据并行地进行多路乘加计算并将计算结果写入到寄存器；寄存器用于存储从缓存读取的数据和来自并行乘加器的计算结果。

2.根据权利要求1所述的系统，其中所述并行乘加器由多个并联的乘加器构成。

3.根据权利要求1所述的系统，其中所述寄存器大小取决于并行乘加器一次计算所需的数据的最大容量。

4.根据权利要求1所述的系统，其中所述计算控制器为轻量级处理器。

5.根据权利要求1所述的系统，其中所述计算控制器响应于收到要进行存取数据的指令时，通过内存控制器从混合立方体中存取相关数据，并返回对所述指令的响应。

6.根据权利要求1所述的系统，其中所述计算控制器响应于收到要进行乘加运算的指令时，通过内存控制器从混合立方体中读取要进行计算的数据并将其保存至缓存中，指示乘加加速器从缓存中读取相应数据进行运算，以及从缓存中读取来自乘加加速器的运算结果并通过内存控制器将其写入混合立方体中，同时返回对所述指令的响应。

7.一种采用如权利要求1-6中任一项所述的存储系统加速计算的方法，包括：

步骤S1，由计算控制器响应于确定收到的指令指示要进行乘加运算，从该指令中提取需要计算的数据在混合立方体中的物理地址；

步骤S2，由计算控制器指示混合立方体的内存控制器通过所提取的物理地址取出数据并保存到缓存中；

步骤S3，由计算控制器指示乘加加速器从缓存中读取数据进行相关的乘加计算并将得到的计算结果保存至缓存；

步骤S4，由计算控制器从缓存中读取计算结果，指示内存控制器将该计算结果写入到所收到的指令中指定的需要写入计算结果的物理地址。

8.根据权利要求7所述的方法，还包括由计算控制器响应于确定收到的指令指示要进行数据存/取，从该指令中提取需要进行存/取的物理地址；

由计算控制器指示混合立方体的内存控制器在该物理地址处存/取数据并返回对指令的响应。