[发明专利]高击穿电压Ⅲ-N耗尽型MOS电容器有效
| 申请号： | 201710310671.1 | 申请日： | 2013-06-20 |
| 公开（公告）号： | CN107275413B | 公开（公告）日： | 2021-03-12 |
| 发明（设计）人： | H·W·田;S·达斯古普塔;G·施罗姆;V·R·拉奥;R·S·周 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/94 | 分类号： | H01L29/94;H01L27/06;H01L27/08;H01L29/06;H01L29/205;H01L21/328;H01L29/04;H01L29/20 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 林金朝;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述了Ⅲ‑N高电压MOS电容器以及片上系统(SoC)解决方案，所述SoC解决方案集成了能够实现高击穿电压(BV)的至少一个Ⅲ‑N MOS电容器，以实现高电压和/或高功率电路。可以实现超过4V的击穿电压，而不需要在RFIC和/或PMIC中串联耦合电容器。在实施例中，GaN层的耗尽型Ⅲ‑N电容器与诸如平面和非平面硅CMOS晶体管技术之类的IV族晶体管架构单片集成，在所述GaN层中，在低于0V的阈值电压下形成了二维电子气(2DEG)。在实施例中，对硅衬底进行蚀刻，以提供(111)外延生长表面，在所述生长表面之上形成了GaN层和Ⅲ‑N阻挡层。在实施例中，沉积高K电介质层，并且制作针对所述2DEG并且位于所述电介质层之上的电容器端子接触部。 | ||
| 搜索关键词： | 击穿 电压 耗尽 mos 电容器 | ||
【主权项】：
一种Ⅲ‑N金属氧化物半导体(MOS)电容器，包括：(001)硅衬底，其具有形成于所述(001)硅衬底中的沟槽，所述沟槽具有暴露的(111)侧壁；设置在所述(001)硅衬底的所述沟槽中的GaN层；设置在所述GaN层的(0001)表面上的Ⅲ‑N阻挡层；设置在所述Ⅲ‑N阻挡层之上的电介质层；设置在所述电介质层上的第一接触金属；以及第二接触金属，其设置在n型半导体区上，所述n型半导体区被设置为与所述GaN层接触，并且电连接到存在于所述GaN层中的接近所述GaN层与所述Ⅲ‑N阻挡层之间的界面的二维电子气(2DEG)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710310671.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
