[发明专利]一种基于电容偏差的PUF电路有效
| 申请号： | 201710300835.2 | 申请日： | 2017-04-29 |
| 公开（公告）号： | CN107220563B | 公开（公告）日： | 2020-02-14 |
| 发明（设计）人： | 敖海;李伟 | 申请（专利权）人： | 苏州芯动科技有限公司 |
| 主分类号： | G06F21/73 | 分类号： | G06F21/73;H04L9/08 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215123 江苏省苏州市工*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于电容偏差的PUF电路，包括电容阵列，译码选择电路、充电电路和比较器。电容阵列包括N+1个相同的电容单元,其中第N+1个电容单元作为参考电容，连接至充电电路，其它N个电容单元连接至译码选择电路。译码选择电路接收激励信号，通过译码选择电容阵列中对应的1个电容单元连接至充电电路。充电电路在一定时间内同时对参考电容和被选中的电容单元进行充电。充电结束后，比较器通过比较参考电容和被选中电容上的电压大小产生1位PUF密钥。本发明具有低成本、低功耗等优点。 | ||
| 搜索关键词： | 一种 基于 电容 偏差 puf 电路 | ||
【主权项】：
1.一种PUF电路，其特征在于，包括电容阵列，译码选择电路、充电电路和比较器；所述电容阵列包括N+1个相同的电容单元，其中N个电容单元的一端接地，另一端分别连接至所述译码选择电路的N个输入端，所述译码选择电路的输出端连接至所述充电电路的第一电流输出端；第N+1个电容单元作为参考电容单元，其一端接地，一端连接至充电电路的第二电流输出端；所述电容单元由螺旋结构电容和开关并联而成，所述螺旋结构电容由成对金属线以螺旋方式缠绕得到，所述开关由复位信号控制；/n工作时，所述充电电路的第一电流输出端和第二电流输出端输出大小相等的电流，并同时对所述N个电容单元中的1个电容单元的电容和所述参考电容单元的电容充电，获取充电后的电容电压作为随机电压信号和参考电压信号；所述随机电压信号和所述参考电压信号输入至所述比较器，使所述比较器输出响应信号。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州芯动科技有限公司，未经苏州芯动科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710300835.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种基于电容偏差的PUF电路-201710300835.2
- 敖海;李伟 - 苏州芯动科技有限公司
- 2017-04-29 - 2020-02-14 - G06F21/73
- 本发明公开了一种基于电容偏差的PUF电路，包括电容阵列，译码选择电路、充电电路和比较器。电容阵列包括N+1个相同的电容单元,其中第N+1个电容单元作为参考电容，连接至充电电路，其它N个电容单元连接至译码选择电路。译码选择电路接收激励信号，通过译码选择电容阵列中对应的1个电容单元连接至充电电路。充电电路在一定时间内同时对参考电容和被选中的电容单元进行充电。充电结束后，比较器通过比较参考电容和被选中电容上的电压大小产生1位PUF密钥。本发明具有低成本、低功耗等优点。
- 物理不可克隆功能生成器-201910117301.5
- 吕士濂 - 台湾积体电路制造股份有限公司
- 2019-02-15 - 2020-02-11 - G06F21/73
- 本揭露公开一种物理不可克隆功能生成器。在一个实施例中，物理不可克隆功能(PUF)生成器包含：物理不可克隆功能单元阵列，包括呈至少一个列以及至少一个行配置的多个位单元，其中多个位单元各自在至少一个列的两个对应位线上提供两个电压瞬态行为；以及至少两个负载控制电路，耦接到至少一个对应列的两个位线，其中至少两个负载控制电路各自配置成将至少一个放电路径提供到两个对应位线中的至少一个，其中至少一个放电路径配置成改变两个电压瞬态行为中的至少一个，以便确定物理不可克隆功能单元阵列的多个位单元中的每一个的稳定性。
- 用于经授权实体的物理不可仿制函数(PUF)信息的安全外部存取的方法与设备-201910352476.4
- 吕士濂 - 台湾积体电路制造股份有限公司
- 2019-04-29 - 2020-02-11 - G06F21/73
- 本发明一些实施例揭露一种用于经授权实体的物理不可仿制函数(PUF)信息的安全外部存取的方法与设备。在一个实施例中，一种用于保全物理不可仿制函数PUF信息的装置包含：PUF信息产生器，其包括PUF单元阵列及辅助数据产生器，经配置以产生所述PUF信息，其中所述PUF信息包括PUF响应及辅助数据；及PUF信息加密器，其包括存储器单元及第一密码系统，经配置以存储至少一个公用密钥且使用所述至少一个公用密钥的一者加密来自所述PUF信息产生器的所述PUF信息。
- 用于物理不可克隆功能产生器特征化的噪声注入的方法与设备-201910529943.6
- 吕士濂;李承恩 - 台湾积体电路制造股份有限公司
- 2019-06-19 - 2020-01-10 - G06F21/73
- 本发明的实施例公开一种用于物理不可克隆功能产生器特征化的噪声注入的方法与设备。在一个实施例中，物理不可克隆功能PUF产生器包含：PUF单元阵列，其包括多个位单元，其中所述多个位单元中的每一个包括至少两个存取晶体管、至少一个启用晶体管及至少两个存储节点，其中所述至少两个存储节点经预先配置有允许所述多个位单元中的每一个具有第一介稳逻辑状态的大体上相同的电压；PUF控制电路，其耦合到所述PUF单元阵列，其中所述PUF控制电路经配置以存取所述多个位单元，以通过接通所述多个位单元中的每一个的所述至少一个启用晶体管且断开所述至少两个存取晶体管来确定第二逻辑状态；及噪声注入器，其耦合到所述PUF控制电路及所述PUF单元阵列。
- 一种物理不可克隆函数电路及集成电路-201921169078.0
- 杨祎巍;匡晓云;林伟斌;黄开天;周峰;崔超;李舟 - 南方电网科学研究院有限责任公司;中国南方电网有限责任公司
- 2019-07-23 - 2019-12-20 - G06F21/73
- 本实用新型公开了一种物理不可克隆函数电路，包括至少两个串联光刻蚀结构和运算放大器，串联光刻蚀结构包括相互串联的第一光刻蚀结构和第二光刻蚀结构，第一光刻蚀结构与第二光刻蚀结构之间形成有连接点，运算放大器的两个输入端分别与两个串联光刻蚀结构的连接点连接。第一光刻蚀结构具体通过第一预设版图光刻蚀而成，第一预设版图的第一遮蔽图形包括第一遮蔽指，第二光刻蚀结构具体通过第二预设版图光刻蚀而成，第二预设版图的第三遮蔽图形包括第二遮蔽指。上述物理不可克隆函数电路仅由串联光刻蚀结构和运算放大器构成，其结构非常简单。本实用新型还提供了一种集成电路，同样具有上述有益效果。
- 针对在极端操作条件下加速基于漏电流的物理不可仿制函数产生器的方法及装置-201910300224.7
- 吕士濂;李承恩;蔡睿哲 - 台湾积体电路制造股份有限公司
- 2019-04-15 - 2019-12-17 - G06F21/73
- 本发明实施例提供针对在极端操作条件下加速基于漏电流的物理不可仿制函数产生器的方法及装置。方法包含：PUF单元阵列，其包括多个位单元，其中多个位单元的各者包括至少两个反相器、至少一浮动电容器、至少两个动态节点，其中至少一浮动电容器耦合于第一动态节点处的第一反相器与第二动态节点处的第二反相器之间；PUF控制器，其耦合到PUF单元阵列，其中PUF控制器经配置以透过多个位单元中的相应第一反相器来对第一动态节点充电；及有限状态机，其耦合到PUF单元阵列，有限状态机经配置以透过多个位单元中的相应第二反相器来确定第二动态节点上的电压电平以确定至少一采样时间处的多个位单元的第一逻辑状态且产生PUF签名。
- 专利分类
