[发明专利]用于集成电路设计的方法在审
申请号: | 201710146086.2 | 申请日: | 2017-03-13 |
公开(公告)号: | CN107315848A | 公开(公告)日: | 2017-11-03 |
发明(设计)人: | 姜慧如;萧铮;黄章祐;陈瓀懿;苏哿暐;林忠凱;张修状;郑敏祺 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 北京律诚同业知识产权代理有限公司11006 | 代理人: | 徐金国 |
地址: | 中国台湾新竹市*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于集成电路设计的方法,包括接收后制造集成电路元件特性的空间相关性矩阵R。导出随机数产生函数g(x,y)使得位于坐标(x,y)的元件的随机数可独立产生,而全部随机数对满足空间相关性矩阵R。此方法进一步包括接收具有预制造集成电路元件的集成电路设计布局,预制造集成电路元件各者具有坐标及第一特性值。此方法进一步包括使用这些预制造集成电路元件的坐标及函数g(x,y)产生随机数。通过将随机数应用至第一特性值导出第二特性值。将第二特性值提供至集成电路模拟工具。 | ||
搜索关键词: | 用于 集成电路设计 方法 | ||
【主权项】:
一种用于集成电路设计的方法,其特征在于,包含:接收一空间相关性矩阵,其中该空间相关性矩阵中的各元素为不同坐标的一组后制造集成电路元件的多个特性值之间的一空间相关性;从该空间相关性矩阵中导出一随机数产生函数,其中该随机数产生函数具有一坐标相关因数及一坐标独立因数;接收一集成电路设计布局,该集成电路设计布局具有一组预制造集成电路元件,所述预制造集成电路元件各者具有一坐标及一第一特性值;对于所述预制造集成电路元件,使用各所述预制造集成电路元件的该坐标及该随机数产生函数产生一随机数;对于所述预制造集成电路元件,将该随机数应用至该第一特性值并导出一第二特性值;在具有所述预制造集成电路元件的该第二特性值的所述预制造集成电路元件上运行一模拟;以及基于该模拟的一结果修改该集成电路设计布局,其中以下操作的至少一者是由一计算机进行:导出该随机数产生函数;产生该随机数;导出该第二特性值;以及运行该模拟。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710146086.2/,转载请声明来源钻瓜专利网。