[发明专利]对MOS晶体管的衬底区域进行偏置有效
| 申请号： | 201710100661.5 | 申请日： | 2017-02-23 |
| 公开（公告）号： | CN107845682B | 公开（公告）日： | 2021-11-12 |
| 发明（设计）人： | A·蒙罗伊阿奎里;G·伯特兰德;P·卡瑟琳;R·保兰 | 申请（专利权）人： | 意法半导体有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/768;H01L29/06 |
| 代理公司： | 北京市金杜律师事务所 11256 | 代理人： | 王茂华 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了对MOS晶体管的衬底区域进行偏置。集成电子器件具有绝缘体上硅类型的衬底或者至少一个晶体管(TR)，该至少一个晶体管被形成在该衬底的半导体膜(1)中和该半导体膜上并且具有：第一导电类型的漏极区域(D)和源极区域(S)；第二导电类型的位于栅极区域下方的衬底区域(5)；以及在该源极区域(S)、该栅极区域(G)和该漏极区域(D)上的多个接触区。该晶体管(TR)还包括延伸区域(6)，该延伸区域横向地延续该衬底区域超出该源极区域(S)和该漏极区域(D)并且通过具有该第一导电类型的邻接区域(61)与该源极区域(S)相接触地邻接，从而电连接该源极区域和该衬底区域。 | ||
| 搜索关键词： | mos 晶体管 衬底 区域 进行 偏置 | ||
【主权项】：
一种集成电子器件，所述集成电子器件包括绝缘体上硅类型的衬底，所述衬底具有被安排在掩埋绝缘层上的半导体膜(1)，所述器件具有被安排在所述半导体膜中和所述半导体膜上的至少一个晶体管(TR)，所述晶体管具有第一导电类型的漏极区域(D)和源极区域(S)；属于第二导电类型并且位于栅极区域(G)下方的膜区域(5)；以及在所述源极区域(S)、所述栅极区域(G)和所述漏极区域(D)上的多个接触区，所述晶体管(TR)还具有延伸区域(6)，所述延伸区域横向地延续所述膜区域超出所述源极区域(S)和所述漏极区域(D)并且通过具有所述第一导电类型的邻接区域(61)与所述源极区域(S)相接触地邻接，从而电耦合所述源极区域和所述膜区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体有限公司，未经意法半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710100661.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
