[发明专利]对MOS晶体管的衬底区域进行偏置

权利要求书

1.一种集成电子器件，所述集成电子器件包括部分耗尽型绝缘体上硅类型的衬底，所述衬底具有被布置在掩埋绝缘层上的半导体膜(1)，所述器件具有被布置在所述半导体膜中和所述半导体膜上的至少一个晶体管(TR)，所述晶体管具有第一导电类型的漏极区域(D)和源极区域(S)；属于第二导电类型并且位于栅极区域(G)下方的膜区域(5)；以及在所述源极区域(S)、所述栅极区域(G)和所述漏极区域(D)上的多个接触区，所述晶体管(TR)还具有延伸区域(6)，所述延伸区域横向地延续所述膜区域超出所述源极区域(S)和所述漏极区域(D)并且通过具有所述第一导电类型的邻接区域(61)与所述源极区域(S)相接触地邻接，其中所述延伸区域(6)包括与所述膜区域属于相同导电类型的连接部分(601，602)以及导电区域(7)，所述连接部分将所述膜区域(5)连接至所述邻接区域(61)，所述导电区域至少部分地覆盖所述邻接区域(61)和所述连接部分(601，602)。

2.根据权利要求1所述的器件，其中，所述导电区域(7)包括金属硅化物并且具有小于5×10^-5欧姆-厘米的电阻率。

3.根据权利要求1和2之一所述的器件，其中，所述连接部分具有第一部分(601)和第二部分(602)，所述第一部分横向地延续所述膜区域，所述第二部分垂直于所述第一部分延伸并且接触所述邻接区域(61)。

4.根据权利要求3所述的器件，包括至少一对晶体管(TR1，TR2)，所述至少一对晶体管中的每个晶体管的连接部分的第二部分从其对应的第一部分朝彼此延伸，从而形成公共第二连接部分(80)，所述器件还包括对这两个晶体管的公共邻接区域(81)，所述公共邻接区域从所述公共第二连接部分(80)延伸并且与这两个晶体管(TR1，TR2)的源极区域(S1，S2)相接触地邻接，从而电耦合这两个晶体管(TR1，TR2)的源极区域(S2，S3)以及其膜区域。

5.根据权利要求1所述的器件，其中所述至少一个晶体管包括一对晶体管，其中所述一对晶体管中的每个晶体管的栅极区域通过垂直于所述晶体管的所述栅极区域延伸的栅极材料线来互相电耦合。

6.根据权利要求1至2之一所述的器件，包括多个晶体管，所述晶体管的栅极区域通过栅极材料线(L1，L2)来互相电耦合，所述栅极材料线在每个晶体管的任一侧上垂直于所述晶体管的栅极区域延伸。

7.一种集成电子器件，包括：

晶体管，具有在部分耗尽型绝缘体上硅(PDSOI)衬底的半导体层内的源极区域、漏极区域和体区域，所述体区域位于所述源极区域与所述漏极区域之间，其中所述源极区域的第一侧面向所述体区域；

边界区域，在所述半导体层内并且与所述源极区域接触，其中所述源极区域的与所述第一侧相对的第二侧面向所述边界区域；以及

连接区域，在所述半导体层内在第一端处与所述体区域接触、以及在第二端处与所述边界区域进一步接触；

其中所述源极区域和所述边界区域掺杂有第一导电类型，并且所述体区域和所述连接区域掺杂有第二导电类型；以及

电连接，与所述连接区域的至少一部分和所述边界区域的至少一部分两者接触。

8.根据权利要求7所述的器件，其中所述连接区域的所述部分比所述体区域更重掺杂。

9.根据权利要求7所述的器件，其中所述边界区域的所述部分比所述边界区域的与所述源极区域相邻的剩余部分更重掺杂。

10.根据权利要求7所述的器件，其中所述电连接是金属硅化物，其具有小于5×10^-5欧姆-厘米的电阻率。

11.根据权利要求7所述的器件，其中所述体区域、所述源极区域和所述边界区域具有在第一方向上彼此平行延伸的较长侧，并且其中所述连接区域具有在垂直于所述第一方向的第二方向上延伸的较长侧。