[发明专利]用金属栅和逻辑器件形成自对准分裂栅存储单元阵列的方法

摘要

本发明公开了一种形成存储器件的方法，所述方法通过以下步骤进行：形成间隔开的第一区和第二区，在所述第一区和所述第二区之间具有沟道区；形成在所述沟道区的第一部分上方并且与所述第一部分绝缘的浮动栅；形成在所述浮动栅上方并且与所述浮动栅绝缘的控制栅；形成在所述第一区上方并且与所述第一区绝缘的擦除栅；以及形成在所述沟道区的第二部分上方并且与所述第二部分绝缘的选择栅。形成所述浮动栅包括在所述衬底上形成第一绝缘层，在所述第一绝缘层上形成第一导电层，以及执行两个单独的蚀刻以穿过所述第一导电层形成第一沟槽和第二沟槽。所述第一导电层的侧壁在所述第一沟槽处具有负斜率，并且所述第一导电层的侧壁在所述第二沟槽处是竖直的。

主权项

1.一种形成存储器件的方法，所述方法包括：在第一导电类型的衬底中形成第二导电类型的间隔开的第一区和第二区，从而在所述第一区和所述第二区之间限定沟道区；形成浮动栅，所述浮动栅设置在所述沟道区的与所述第一区相邻的第一部分上方并且与所述第一部分绝缘；形成控制栅，所述控制栅设置在所述浮动栅上方并且与所述浮动栅绝缘；形成擦除栅，所述擦除栅设置在所述第一区上方并且与所述第一区绝缘；形成选择栅，所述选择栅在所述沟道区的与所述第二区相邻的第二部分上方并且与所述第二部分绝缘；形成在所述衬底上方并且与所述衬底绝缘的第一逻辑栅；在所述衬底中形成所述第二导电类型的间隔开的第三区和第四区，从而在所述第三区和所述第四区之间限定第二沟道区，其中所述第一逻辑栅设置在所述第二沟道区上方；其中所述形成所述浮动栅包括：在所述衬底上形成第一绝缘层，在所述第一绝缘层上形成第一导电层，执行第一蚀刻以穿过所述第一导电层形成第一沟槽，以及执行不同于所述第一蚀刻的第二蚀刻以穿过所述第一导电层形成第二沟槽，其中所述浮动栅构成所述第一沟槽和所述第二沟槽之间的所述第一导电层，其中所述第一区设置在所述第一沟槽下方，其中所述第一导电层在所述第一沟槽处的侧壁具有负斜率，并且其中所述第一导电层在所述第二沟槽处的侧壁是竖直的，使得在所述浮动栅的顶部表面处的所述浮动栅的宽度大于在所述浮动栅的底部表面处的所述浮动栅的宽度；其中所述形成所述选择栅包括将多晶硅层沉积在所述衬底上方并且与所述衬底绝缘，以及蚀刻穿过所述多晶硅层，从而留下所述多晶硅层的与所述浮动栅和所述控制栅侧向相邻并且与所述浮动栅和所述控制栅绝缘的第一块；其中所述形成所述第一逻辑栅包括形成在所述多晶硅层上方的氧化物层，形成在所述氧化物层上方的多晶硅，去除在所述氧化物层上方的所述多晶硅，去除所述氧化物层，以及蚀刻穿过所述多晶硅层，从而留下所述多晶硅层的第二块，其中所述多晶硅层的所述第一块具有比所述多晶硅层的所述第二块的高度高的高度。