[发明专利]层叠无机膜的蚀刻方法在审
| 申请号： | 201611236937.4 | 申请日： | 2016-12-28 |
| 公开（公告）号： | CN106548979A | 公开（公告）日： | 2017-03-29 |
| 发明（设计）人： | 金映秀 | 申请（专利权）人： | 武汉华星光电技术有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L21/311;H01L27/12 |
| 代理公司： | 深圳市德力知识产权代理事务所44265 | 代理人： | 林才桂 |
| 地址： | 430070 湖北省武汉市*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种层叠无机膜的蚀刻方法，采用干蚀刻与湿蚀刻结合的方式对层叠无机膜进行蚀刻，首先在层叠无机膜上形成图案化的光刻胶层，以所述光刻胶层为遮蔽层，对层叠无机膜进行干蚀刻，至蚀刻到所述层叠无机膜中最下一层的氧化硅底层时，停止干蚀刻，然后利用缓冲氧化物蚀刻液对剩余的氧化硅底层进行湿蚀刻，在所述层叠无机膜上对应光刻胶层的图案形成过孔；能够提高同一块基板上各区域蚀刻效果的均匀性，避免现有技术在层叠无机膜上形成过孔尤其是深孔时各区域蚀刻不均而蚀刻到下层膜的现象发生。 | ||
| 搜索关键词： | 层叠 无机 蚀刻 方法 | ||
【主权项】：
一种层叠无机膜的蚀刻方法，其特征在于，包括如下步骤：步骤1、提供基板(10)，所述基板(10)包括基底膜(11)、及设于所述基底膜(11)上的层叠无机膜(12)，所述层叠无机膜(12)包括至少一层的氧化硅层(121)、和至少一层的氮化硅层(122)；所述层叠无机膜(12)中，所述氧化硅层(121)与氮化硅层(122)由最下一层的氧化硅层(121)起向上依次交错层叠设置，所述最下一层的氧化硅层(121)为氧化硅底层(121’)；步骤2、在所述层叠无机膜(12)上形成图案化的光刻胶层(15)，以所述光刻胶层(15)为遮蔽层，对所述层叠无机膜(12)进行干蚀刻，至蚀刻到所述层叠无机膜(12)的氧化硅底层(121’)时，停止干蚀刻；步骤3、提供缓冲氧化物蚀刻液，利用缓冲氧化物蚀刻液对剩余的氧化硅底层(121’)进行湿蚀刻，在所述层叠无机膜(12)上对应光刻胶层(15)的图案形成过孔(125)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉华星光电技术有限公司，未经武汉华星光电技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201611236937.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
