[发明专利]半导体器件及其形成方法

摘要

本发明提供一种半导体器件及其形成方法，所述半导体器件的形成方法包括：提供基底，所述基底包括用于形成第一晶体管的第一区域和用于形成第二晶体管的第二区域，所述第一晶体管的工作电流小于第二晶体管的工作电流；在所述基底上形成栅极层；刻蚀所述栅极层，在所述第一区域形成第一栅极；在形成第一栅极后刻蚀所述栅极层，在所述第二区域形成第二栅极，所述第二栅极具有底切结构；分别在第一栅极两侧的基底中形成第一源漏掺杂区，在第二栅极两侧的基底中形成第二源漏掺杂区。本发明形成的第二晶体管的栅极底部为底切结构，使得第二晶体管的可靠性提高，从而使得半导体器件的性能提高。 1

主权项

1.一种半导体器件的形成方法，其特征在于，包括：

提供基底，所述基底包括用于形成第一晶体管的第一区域和用于形成第二晶体管的第二区域，所述第一晶体管的工作电流小于第二晶体管工作电流；

在所述基底上形成栅极层；

刻蚀所述栅极层，在所述第一区域形成第一栅极；

在形成第一栅极后刻蚀所述栅极层，在所述第二区域形成第二栅极，所述第二栅极具有底切结构；

分别在第一栅极两侧的基底中形成第一源漏掺杂区，在第二栅极两侧的基底中形成第二源漏掺杂区。

2.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述提供基底的步骤中，所述基底包括衬底以及位于衬底上的多个鳍部；

形成第一栅极的步骤包括：形成横跨所述第一区域鳍部的第一栅极，所述第一栅极覆盖所述第一区域鳍部的部分顶部和侧壁；

形成第二栅极的步骤包括：形成横跨所述第二区域鳍部的第二栅极，所述第二栅极覆盖所述第二区域鳍部的部分顶部和侧壁；

形成第一源漏掺杂区的步骤包括：在所述第一栅极两侧的第一区域鳍部中形成第一源漏掺杂区；

形成第二源漏掺杂区的步骤包括：在所述第二栅极两侧的第二区域鳍部中形成第二源漏掺杂区。

3.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述形成方法还包括：

在所述第一栅极和第二栅极露出的基底上形成层间介质层；

去除所述第一栅极和第二栅极，在所述层间介质层中形成第一开口和第二开口；

在所述第一开口和第二开口中填充金属，形成第一金属栅极和第二金属栅极。

4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一栅极具有根部结构。

5.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第二栅极的步骤包括：在所述第一栅极和所述第二区域的栅极层上形成光刻胶层；以所述光刻胶层为掩膜刻蚀所述栅极层，形成第二栅极。

6.根据权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述栅极层，在所述第一区域形成第一栅极的步骤包括：

在第一区域的栅极层上形成硬掩膜层；

以所述硬掩膜层为掩模刻蚀所述栅极层形成第一栅极。

7.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一区域用于形成核心器件；所述第二区域用于形成输入输出器件。

8.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述底切结构具有台阶型侧壁，包括位于基底上的第一台阶部和位于第一台阶部上的第二台阶部，沿平行于基底的方向上所述第一台阶部的尺寸小于第二台阶部的尺寸。

9.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述根部结构具有台阶型侧壁，包括位于基底上的第三台阶部和位于第三台阶部上的第四台阶部，沿平行于基底的方向上所述第三台阶部的尺寸大于第四台阶部的尺寸。

10.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第二栅极的步骤中刻蚀工艺参数包括：刻蚀气体为HBr、He和O₂的混合气体，HBr的气体流量为50sccm至1000sccm，He的气体流量为300sccm至1500sccm，O₂的气体流量为1sccm至20sccm，压强为30mtorr至250mtorr，刻蚀时间为10s至200s，RF功率为700至3000W。

11.根据权利要求1所述的半导体器件的形成方法，其特征在于，形成第一栅极的步骤中刻蚀工艺参数包括：刻蚀气体为CF₄、SF₆、N₂和O₂的混合气体，CF₄的气体流量为50sccm至175sccm，SF₆的气体流量为5sccm至81sccm，N₂的气体流量为6sccm至75sccm，O₂的气体流量为1sccm至25sccm，压强为1mtorr至150mtorr，刻蚀时间为10s至2000s，电压为50至300V，RF功率为200至500W。

12.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第一源漏掺杂区的形成方法包括：

刻蚀位于所述第一栅极两侧的基底，在所述第一栅极两侧的基底中形成第一凹槽；

形成填充所述第一凹槽的源漏外延掺杂层，在所述源漏外延掺杂层内掺杂有P型离子或者N型离子。

13.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述第二源漏掺杂区的形成方法包括：

刻蚀位于所述第二栅极两侧的基底，在所述第二栅极两侧的基底中形成第二凹槽；

形成填充所述第二凹槽的源漏外延掺杂层，在所述源漏外延掺杂层内掺杂有P型离子或者N型离子。

14.一种半导体器件，其特征在于，包括：

基底，所述基底包括具有第一晶体管的第一区域和具有第二晶体管的第二区域，所述第一晶体管的工作电流小于第二晶体管工作电流；

位于第一区域基底上的第一栅极；

位于第二区域基底上的第二栅极，所述第二栅极具有底切结构；

位于在第一栅极两侧基底中的第一源漏掺杂区；

位于在第二栅极两侧基底中的第二源漏掺杂区。

15.根据权利要求14所述的半导体器件，其特征在于，所述基底包括衬底以及位于衬底上的多个鳍部；

所述第一栅极横跨所述第一区域鳍部，且覆盖所述第一区域鳍部的部分顶部和侧壁；

所述第二栅极横跨所述第二区域鳍部，且覆盖所述第二区域鳍部的部分顶部和侧壁；

所述第一源漏掺杂区位于第一栅极两侧的第一区域鳍部中；

所述第二源漏掺杂区位于第二栅极两侧的第二区域鳍部中。

16.根据权利要求14所述的半导体器件，其特征在于，所述半导体器件还包括：

位于第一栅极、第二栅极以及基底上的层间介质层；

所述第一栅极为位于所述层间介质层中的第一金属栅极；

所述第二栅极为位于所述层间介质层中的第二金属栅极。

17.根据权利要求14所述的半导体器件，其特征在于，所述第一栅极具有根部结构。

18.根据权利要求14所述的半导体器件，其特征在于，所述第一区域具有核心器件；所述第二区域具有输入输出器件。

19.根据权利要求14所述的半导体器件，其特征在于，所述底切结构具有台阶型侧壁，包括位于基底上的第一台阶部和位于第一台阶部上的第二台阶部，沿平行于基底的方向上所述第一台阶部的尺寸小于第二台阶部的尺寸。