[发明专利]半导体器件及其形成方法

说明书

本发明提供一种半导体器件及其形成方法，所述半导体器件的形成方法包括：提供基底，所述基底包括用于形成第一晶体管的第一区域和用于形成第二晶体管的第二区域，所述第一晶体管的工作电流小于第二晶体管的工作电流；在所述基底上形成栅极层；刻蚀所述栅极层，在所述第一区域形成第一栅极；在形成第一栅极后刻蚀所述栅极层，在所述第二区域形成第二栅极，所述第二栅极具有底切结构；分别在第一栅极两侧的基底中形成第一源漏掺杂区，在第二栅极两侧的基底中形成第二源漏掺杂区。本发明形成的第二晶体管的栅极底部为底切结构，使得第二晶体管的可靠性提高，从而使得半导体器件的性能提高。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种半导体器件及其形成方法。

背景技术

随着半导体技术的飞速发展，半导体器件的特征尺寸不断缩小，使得集成电路的集成度越来越高，这对器件的性能也提出了更高的要求。

目前，随着金属-氧化物半导体场效应晶体管(MOSFET)的尺寸不断变小。为了适应工艺节点的减小，只能不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度、增加MOSFET场效应管的开关速度等好处。

然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阀值漏电现象，即短沟道效应(SCE：short-channel effects)成为一个至关重要的技术问题。

因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET具有很好的沟道控制能力。

其中FinFET器件包括核心器件(Core器件)和输入输出器件(IO器件)。输入输出器件由于工作电流较大，更容易造成栅极漏电现象的发生。

如何解决半导体器件的栅极漏电问题，提高半导体器件的可靠性，成为亟需解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件及其形成方法，解决半导体器件的栅极漏电问题，提高半导体器件的可靠性。

为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，所述基底包括用于形成第一晶体管的第一区域和用于形成第二晶体管的第二区域，所述第一晶体管的工作电流小于第二晶体管的工作电流；在所述基底上形成栅极层；刻蚀所述栅极层，在所述第一区域形成第一栅极；在形成第一栅极后刻蚀所述栅极层，在所述第二区域形成第二栅极，所述第二栅极具有底切结构；分别在第一栅极两侧的基底中形成第一源漏掺杂区，在第二栅极两侧的基底中形成第二源漏掺杂区。

可选的，所述提供基底的步骤中，所述基底包括衬底以及位于衬底上的多个鳍部；形成第一栅极的步骤包括：形成横跨所述第一区域鳍部的第一栅极，所述第一栅极覆盖所述第一区域鳍部的部分顶部和侧壁；形成第二栅极的步骤包括：形成横跨所述第二区域鳍部的第二栅极，所述第二栅极覆盖所述第二区域鳍部的部分顶部和侧壁；形成第一源漏掺杂区的步骤包括：在所述第一栅极两侧的第一区域鳍部中形成第一源漏掺杂区；形成第二源漏掺杂区的步骤包括：在所述第二栅极两侧的第二区域鳍部中形成第二源漏掺杂区。

可选的，所述形成方法还包括：在所述第一栅极和第二栅极露出的基底上形成层间介质层；去除所述第一栅极和第二栅极，分别形成第一开口和第二开口；在所述第一开口和第二开口中填充金属，分别形成第一金属栅极和第二金属栅极。

可选的，所述第一栅极具有根部结构。

可选的，形成第二栅极的步骤包括：在所述第一栅极和所述第二区域的栅极层上形成光刻胶层；以所述光刻胶层为掩模刻蚀所述栅极层，形成第二栅极。