[发明专利]一种并行的极化码译码方法及装置有效

专利信息
申请号: 201610993556.4 申请日: 2016-11-11
公开(公告)号: CN106788453B 公开(公告)日: 2020-06-19
发明(设计)人: 张小军;高健;曾庆田;张德学;崔建明;董雁飞;隋荣全;张作文;陈晨;李俊 申请(专利权)人: 山东科技大学
主分类号: H03M13/09 分类号: H03M13/09;H03M13/13
代理公司: 长春吉大专利代理有限责任公司 22201 代理人: 刘世纯;王恩远
地址: 266000 *** 国省代码: 山东;37
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种并行的极化码的译码方法及装置,属于无线通信领域,特别涉及一种针对极化码的并行译码方法。针对Fast‑SSC算法高译码延迟的缺点,本发明提出了一种并行的快速方法,由两个并行的Fast‑SSC译码器组成,译码时将信道信息分为两部分,通过两个并行的译码器进行译码工作,有效降低了Fast‑SSC算法的译码延迟。与Fast‑SSC具有相同的误比特率,但译码速度比Fast‑SSC算法更快;当两个Fast‑SSC译码器并行时,并行度比Fast‑SSC算法提高40%左右。
搜索关键词: 一种 并行 极化 译码 方法 装置
【主权项】:
一种并行的极化码译码方法,具体步骤如下:步骤一、构建译码树,将长度为N的序列A按奇偶位拆分成两个序列Aa和Ab,在Aa中0的位置放置固定位节点,1的位置放置信息位节点,以放置好的N/2个节点为叶子构建一棵完全二叉树Ta,在Ab中0的位置放置固定位节点,1的位置放置信息位节点,以放置好的N/2个节点为叶子构建一棵完全二叉树Tb;所构建的两棵二叉树Ta和Tb分别是两个并行快速译码器PFDa和PFDb的译码树;两棵译码树中的父节点根据孩子节点类型定义;在两棵译码树中,当节点的叶子全为固定位时,节点是RATE0节点;当节点的叶子全为信息位时,节点是RATE1节点;当节点的叶子只有第一位是固定位,其余位是信息位时,节点是SPC节点;当节点的叶子只有最后一位是信息位,其余位是固定位时,节点是REP节点;当节点的叶子一半是固定位,一半是信息位时,节点是RATE0‑RATE1节点;除去上述5类节点及其子树,剩余的节点是OTHER型节点;步骤二、译码器接收一帧信道α数据,所述信道α是一个序列,信道α的长度和译码使用的Polar码字的长度相等,都为N,其取值为(α0,α1…αN‑1);步骤三、利用信道α的前一半(α0…αN/2‑1)初始化译码树Ta,利用后一半数据(αN/2…αN‑1)初始化译码树Tb,译码树Ta用于并行快速译码器PFDa的译码,译码树Tb用于并行快速译码器PFDb的译码;步骤四、译码器PFDa和PFDb由根节点开始,按照深度优先的顺序同时激活两棵译码树的节点;根节点的输入是信道α,除根节点外其他节点的输入是中间值α,中间值α由F运算,如式(1)所示,或G运算,如式(2)所示,获得;中间值α是译码树中每个节点进行译码时的输入值,中间值α是个序列,中间值α的序列长度和激活节点的序列长度nv相等;α1[i]=F(αv[2*i],αv[2*i+1])=sign(αv[2*i])sign(αv[2*i+1])min(|αv[2*i]|,|αv[2*i+1]|),0≤i<nv---(1)]]>αr[i]=G(αv[2*i],αv[2*i+1],βl[i])=αv[2*i+1]-(2βl[i]-1)αv[2*i],0≤i<nv---(2)]]>式(1)和式(2)中,αv表示激活节点的中间值α,αl表示激活节点左孩子的中间值α,αr表示激活节点右孩子的中间值α;激活节点的输出是该节点的子码估值,即序列β,其长度和该节点的长度相等,该节点长度等于该节点的叶子数;式(2)中,βl表示激活节点左孩子的子码估值;当两棵译码树中的RATE0、RATE1、REP或SPC节点被激活时,根据两棵译码树中激活节点的类型,译码器选择不同的译码方法计算节点的子码估值β1)当PFDa和PFDb中的激活节点同为RATE0节点时,两节点合称为RATE0‑P节点;此时,PFDa和PFDb中该节点的子码估值β同时被判定为0,即式(10)所示;βa[i]=βb[i]=0,0≤i<nv  (10)2)当PFDa和PFDb中的激活节点同为RATE1节点时,两节点合称为RATE1‑P节点;当RATE1‑P节点被激活,PFDa和PFDb根据式(11)进行独立译码,分别获得两个子码估值βa和βb;βa[i]=0,ifαa[i]≥01,otherwiseβb[i]=0,ifαb[i]≥01,otherwise,0≤i<nv---(11)]]>3)当PFDa中的激活节点为SPC节点,PFDb中的激活节点为RATE1节点时,两节点合称为RATE1B节点,当RATE1B节点被激活,首先根据式(12)组合两个译码器中相应激活节点的中间值α,之后对组合得到的中间值α进行硬判决,如式(13)所示,判决结果用序列HD表示;由于硬判决只有0和1两种结果,因此序列HD是一个只含0、1的序列;之后对判决结果进行奇偶校验,即检测序列HD中1的个数,如式(14)所示,校验结果用parity表示;如果HD中有偶数个1,即满足奇偶校验,则硬判决结果就是节点的子码估值β,如果HD中有奇数个1,即不满足奇偶校验,则寻找绝对值最小的中间值α的判决结果,并对该判决结果进行取反运算,如果该判决结果是0,取反后变为1,如果该判决结果是1,取反后变为0;取反运算后的HD序列为该节点的子码估值β,如式(15)和式(16)所示,其中j表示绝对值最小的中间值α的标号;α=[αa αb]  (12)HD[i]=0,α[i]≥01,α[i]<0,0≤i<nv---(13)]]>parity=⊕i=0Ni-1HD[i],0≤i<nv---(14)]]>j=argi min|α[i]|,0≤i<nv  (15)β[i]=HD[i]⊕parity,i=jHD[i],otherwise,0≤i<nv---(16)]]>4)当PFDa和PFDb中的激活节点同为REP节点时,两节点合称为REP‑P节点,当REP‑P节点被激活时,PLDa和PLDb根据式(17)独立译码,分别获得两个子码估值βa和βb;βa[i]=0,Σi=0nvαa[i]≥01,otherwiseβb[i]=0,Σi=0nvαb[i]≥01,otherwise,0≤i<nv---(17)]]>5)当PFDa中的激活节点为RATE0节点,PFDb中的激活节点为REP节点时,两节点合称为REPB节点,两个REPB节点的译码结果相同,是对两个节点共2×nv个中间值α和的硬判决,根据式(18)和式(19),获得两个子码估值βa和βb;α=Σi=0nvαa[i]+Σi=0nvαb[i],0≤i<nv---(18)]]>βa[i]=βb[i]=0,α≥01,otherwise,0≤i<nv---(19)]]>6)当PFDa和PFDb中的激活节点同为SPC节点时,两节点合称为SPC‑P节点,;当SPC‑P节点被激活,PFDa和PFDb根据式(15)(16)(17)(18)(19)独立译码,分别获得两个子码估值βa和βb;7)当PFDa中的激活节点为RATE0‑RATE1节点,PFDb中的激活节点为SPC节点时,两节点合称为SPCB1节点;当SPCB1节点被激活,PFDa将RATE0‑RATE1节点的中间值α作为F运算的输入做一次F运算,运算结果用αa表示;PFDb将SPC节点的中间值α作为F运算的输入做一次F运算,运算结果用αb表示;将αa和αb作为公式(18)的输入计算α,将α作为公式(19)的输入,公式(19)的输出βa用βa0表示,公式(19)的另一个输出βb用βb0表示;之后PFDa将αa和βa0作为G运算的输入做一个G运算,按照正数为0负数为1的规则,将G运算的结果转换成只含0、1的序列,用βa1表示,PFDb将αb和βb0作为G运算的输入做一个G运算,同样按照正数为0负数为1的规则将运算结果转换成只含0、1的序列,用βb1表示;将[βa0,βa1]作为公式(20)的输入,公式(20)的输出就是RATE0‑RATE1节点的β值,将[βb0,βb1]作为公式(21)的输入,公式(21)的输出就是SPC节点的β值;βa[2i]==β^a[i]⊕β^a[i+nv/2]βa[2i+1]=β^a[i+nv/2],0≤i<nv/2---(20)]]>βb[2i]=β^b[i]⊕β^b[i+nv/2]βb[2i+1]=β^b[i+nv/2],0≤i<nv/2---(21)]]>8)当PFDa中的激活节点为REP节点,PFDb中的激活节点为SPC节点时,两节点合称为SPCB2节点;当SPCB2节点被激活,PFDa将REP节点的中间值α作为F运算的输入做一次F运算,运算结果用αa表示;PFDb将SPC节点的中间值α作为F运算的输入做一次F运算,运算结果用αb表示;将αa和αb作为公式(18)的输入计算α,将α作为公式(19)的输入,公式(19)的输出βa用βa0表示,公式(19)的另一个输出βb用βb0表示;之后PFDa将αa和βa0作为G运算的输入做一个G运算,PFDb将αb和βb0作为G运算的输入做一个G运算;将两个G运算的结果带入公式(12),计算完公式(12)之后,再利用公式(13)(14)(15)(16)计算REP节点和SPC节点的β,分别用βa0和βb0表示;将βa0作为公式(20)的输入,公式(20)的输出就是REP节点的β值,将βb0作为公式(21)的输入,公式(21)的输出就是SPC节点的β值;当OTHER型节点被激活时,译码器计算下一个激活节点的中间值α,为译码下一个节点做准备;步骤五、当译码器PFDa和PFDb中的激活节点是RATE0、RATE1、REP、SPC时,将该节点β值乘以生成矩阵G获得局部码字估值u,完成一个激活节点的译码;所述矩阵其中m=log2nv,表示m次的克罗内克积,B为反序重排序列;步骤六、译码器PFDa和PFDb更新激活节点号,激活下一个节点;步骤七、重复步骤四至步骤六,至两棵译码树中所有的节点被激活;步骤八、将译码器PFDa所有的局部码字估值按获得的顺序拼接,就是译码器PFDa的码字估值,将译码器PFDb所有的局部码字估值按获得的顺序拼接,就是译码器PFDb的码字估值;将译码器PFDa的码字估值与译码器PFDb的码字估值异或运算,并替换译码器PFDa的码字估值;步骤九、将译码器PFDa的码字估值作为序列的前一半,即译码器PFDb的码字估值作为序列的后一半,即合并两个译码器的码字估值,获得序列即步骤十、输出序列一帧信道α数据的译码结束。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于山东科技大学,未经山东科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610993556.4/,转载请声明来源钻瓜专利网。

同类专利
  • 一种级联CRC码的极化码编码方法及装置-201910042371.9
  • 沈晖;李斌;刘凌;顾佳琦 - 华为技术有限公司
  • 2019-01-17 - 2023-10-20 - H03M13/09
  • 本申请提供一种级联CRC码的极化码编码方法及装置。该方法在发送端获取长度为K的比特序列;选取该序列K个比特中的M个比特进行CRC编码,其中,所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性或第一矩阵中对应放置所述K个比特的K个极化子信道的K行的行重确定的,或者所述M个比特是基于放置所述K个比特的K个极化子信道的可靠性和所述第一矩阵中对应放置所述K个比特的K个极化子信道的K行的行重确定的,所述第一矩阵为极化编码的编码矩阵;对所述K个比特和得到的CRC校验比特进行极化编码并输出。仿真结果表明,该方法与同样CRC码长的传统极化码级联方法相比,能够有效降低误帧率,获得性能增益。
  • 基于奇偶校验辅助的ADSCL解码方法-202310727973.4
  • 黄胜;邱欣;杨柳;黎晓 - 重庆邮电大学
  • 2023-06-19 - 2023-10-03 - H03M13/09
  • 本发明提供了一种基于奇偶校验(Parity Check,PC)辅助的CRC辅助自适应串行抵消列表(Adaptive Successive Cancellation List Decoder with Cyclic Redundancy Check,ADSCL)解码方法;该方法提出在PC辅助自适应串行抵消列表解码(Adaptive Successive Cancellation List Decoder,ASCL)基础上加上CRC校验来改善PC‑ASCL解码算法的译码性能。在编码端,序列进行CRC编码后再进行PC编码,最后进行极化码编码;在译码端,当译码未通过PC校验时,路径扩展为,采用SCL继续译码;若译码通过PC校验,则进行CRC校验,若未通过CRC校验,路径扩展为,采用SCL继续译码;若通过CRC校验则提前结束译码。为进一步提高本发明的性能,根据信道的码长N、信息比特数K、CRC码数等参数提出公式来选择译码时最合适的PC码数量。与传统的PC‑ASCL和ADSCL解码算法相比,有效地提高了纠错性能。
  • 译码方法及装置、设备、存储介质-202010936368.4
  • 刘君 - OPPO广东移动通信有限公司
  • 2020-09-08 - 2023-09-29 - H03M13/09
  • 本申请实施例公开了译码方法及装置、设备、存储介质,所述方法包括:确定码字的剩余迭代次数预算,所述剩余迭代次数预算是指预先为所述码字分配的固定迭代次数与所述码字的当前实际迭代总次数的差值;至少根据所述剩余迭代次数预算,确定待分配给当前码块的最大迭代次数;根据所述当前码块的最大迭代次数,对所述当前码块进行迭代译码。
  • 一种纠错译码方法、装置、系统和存储介质-202210213481.9
  • 刘哲;李金海;刘海洋;苏武海;范理 - 中国科学院微电子研究所
  • 2022-03-04 - 2023-09-12 - H03M13/09
  • 本申请提供一种纠错译码方法、装置、系统和存储介质,包括:将Turbo译码结果进行CRC校验得到校验结果,当校验结果不通过,对校验结果与接收序列的后N位进行异或运算以计算得到实际校正子,接收序列为Turbo译码结果对应的Turbo编码输出序列量化后组成的序列,N的数值与校验结果的长度相等,将实际校正子与校正子表中的各个预设校正子逐一进行异或运算得到第一异或运算结果,校正子表中存储接收序列的任意一比特出现错误时的接收序列与其对应的预设校正子之间的对应关系,当第一异或运算结果为0,根据对应关系得到接收序列出现错误的一比特位置,并将出现错误的一比特进行翻转。从而可以准确快速的对Turbo译码后得到的结果进行纠错译码。
  • 一种解码方法、装置、存储介质以及电子设备-202310636670.1
  • 吴睿振;乐亚平;吴艳;王凛 - 深圳市微合科技有限公司
  • 2023-05-31 - 2023-09-05 - H03M13/09
  • 本申请涉及一种解码方法、装置、存储介质以及电子设备。该方法包括:对接收到的数据sr进行硬判决,得到数据s′,并对数据s′进行译码,得到数据c′,其中,数据sr由Polar码编码而成;基于CRC算法对数据c′进行校验,并在校验未通过的情况下,计算数据c′的估计值,得到数据LLR_D;构建LDPC解码矩阵G,并基于数据LLR_S和LDPC解码矩阵G进行迭代解码,得到数据LLR_S′,并对数据LLR_S′进行硬判决得到数据cs,其中,数据LLR_S为数据sr和数据LLR_D拼接得到的;基于CRC算法对数据cs进行校验,并在校验通过的情况下,输出数据cs,完成解码。本发明解决了现有5G的UE硬件中需要LDPC编解码器和Polar编解码器两种编解码器而造成较大面积损耗的技术问题。
  • 车辆用装置-202180086412.X
  • 工藤明;都筑崇博 - 株式会社电装
  • 2021-11-25 - 2023-08-22 - H03M13/09
  • 本发明涉及车辆用装置。实施方式的车辆用装置(1)具备:控制部(10),执行与向仪表显示器(6)的显示相关的处理;影像处理部(11),生成显示的影像;影像输出部(12),输出所生成的影像;ROM(4),存储成为所生成的影像的基础的警报图像(31)以及针对警报图像(31)预先运算出的错误检测码亦即CRC主数据(30);CRC运算部(13),运算错误检测码;以及影像错误检测部(16),通过比较针对从影像输出部输出的影像运算的错误检测码亦即HW-CRC和存储于ROM(4)的CRC主数据(30),来检测对仪表显示器(6)输出的影像的错误。
  • 一种比特位字段的确定方法、装置、介质和电子设备-202010010638.9
  • 张丽虹;王生平 - 大唐移动通信设备有限公司
  • 2020-01-06 - 2023-07-28 - H03M13/09
  • 本发明实施例提供了一种比特位字段的确定方法、装置、介质和电子设备,所述方法包括:通过译码端接收编码端对待编码信息进行编码之前发送的通知消息,然后依据通知消息从预置集合中选择对应编码信息比特长度的可靠性索引信息,并根据确定的可靠性索引信息确定所述编码信息中各比特位对应字段;进而在后续译码端接收到编码端发送的编码信息后,能够根据各比特位对应字段快速找到最佳译码路径,从而降低了计算最佳译码路径的时间,提高译码效率。
  • 编码方法、解码方法、编码装置及解码装置-202110371171.5
  • 徐京 - 深圳市华星光电半导体显示技术有限公司
  • 2021-04-07 - 2023-07-04 - H03M13/09
  • 本申请提供了一种编码方法、解码方法、编码装置及解码装置。所述编码方法包括:获取原始数据的第一比特流;当所述第一比特流的游程长度大于或等于所述预设游程长度时,对所述第一比特流进行第一类扩充,生成第一扩充比特流,并对所述第一扩充比特流进行编码数据处理,生成第一编码比特流;当所述第一比特流的游程长度小于所述预设游程长度时,对所述第一比特流进行第二类扩充,生成第二编码比特流。本申请中的第一编码比特流和第二编码比特流随着原始数据的变化而变化,进而有效改善电磁干扰,提高编码方法的可靠性。
  • 错误检测码生成电路以及包括其的存储器控制器-201711248279.5
  • 车相彦;柳睿信;金荣植;杜粹然 - 三星电子株式会社
  • 2017-12-01 - 2023-06-13 - H03M13/09
  • 一种半导体设备的错误检测码生成电路包括第一循环冗余校验(CRC)引擎、第二CRC引擎和输出选择引擎。第一CRC引擎响应于模式信号,基于多个第一单位数据和第一DBI位,使用第一生成矩阵来生成第一错误检测码位。第二CRC引擎响应于模式信号,基于多个第二单位数据和第二DBI位,使用第二生成矩阵来生成第二错误检测码位。输出选择引擎响应于模式信号,通过合并第一错误检测码位和第二错误检测码位来生成最终错误检测码位。第一生成矩阵与第二生成矩阵相同。
  • 一种通信方法及装置-202080103769.X
  • 金丽丽;程型清;王键;刘航;高磊 - 华为技术有限公司
  • 2020-09-07 - 2023-05-30 - H03M13/09
  • 本申请实施例提供一种通信方法及装置,应用于通信领域,尤其是短距离通信领域,例如车载无线通信系统、智能家居系统、智能制造系统等,该方法包括:第一节点对至少一个编码块执行信道编码;第一节点向第二节点发送经过信道编码后的所述至少一个编码块,所述至少一个编码块为第一业务的编码块。该方案进一步可用于提升自动驾驶或高级驾驶辅助系统ADAS能力,可应用于车联网,例如车辆外联V2X、车间通信长期演进技术LTE‑V、车辆‑车辆V2V等。
  • 检测纠正两位错误的编码解码方法、编码解码器及处理器-201910756214.4
  • 李乾男;任少娜;张瑞;李敏增 - 西安紫光国芯半导体有限公司
  • 2019-08-16 - 2023-05-30 - H03M13/09
  • 本发明提供了一种用于检测和纠正两位错误的编码方法,其特征在于,该编码方法包括:将信息数据均分成第一数据段和第二数据段;对第一数据段和第二数据段分别进行汉明码编码,以相应地生成第一监督码和第二监督码;对第一数据段中的每一位与第二数据段中的对应位逐位进行奇偶校验编码,以生成第三监督码,使得根据该编码方法生成的监督码包括第一监督码、第二监督码和第三监督码。本发明还提供了对本发明的编码方法产生的编码解码的方法。本发明还提供了用于检测和纠正两位错误的编码器、用于检测和纠正两位错误的解码器及处理器。
  • 一种获得CRC码的方法及装置-201910019439.1
  • 山珊;李丹妮 - 电信科学技术研究院有限公司
  • 2019-01-09 - 2023-05-12 - H03M13/09
  • 本申请提供一种获得CRC码的方法及装置,用于减少并行计算多比特数据的CRC码过程中占用的内存空间。该方法包括:按照目标比特数量,将待处理数据依次分成N个数据切片;将第i数据切片与CRC寄存器中的当前值进行异或运算,得到第i异或运算结果;对第i异或运算结果进行处理,获得满足第一条件的H个子切片;根据预存的余式表,获得第i异或运算结果的H个CRC余式;若N为1,则根据第i异或运算结果的H个子切片进行异或运算,获得待处理数据的CRC码;若N大于1,则根据第i异或运算结果的H个CRC余式,以及N个数据切片中除了第i数据切片之外的数据切片,获得待处理数据的CRC码。
  • 卷积码译码的检测方法、装置、存储介质及电子设备-201910684040.5
  • 邓祝明;许百成 - 南京大鱼半导体有限公司
  • 2019-07-26 - 2023-05-12 - H03M13/09
  • 本公开涉及一种卷积码译码的检测方法、装置、存储介质及电子设备。方法包括:获取卷积码编码后的比特流中每一比特对应的对数似然比;利用对数似然比和维特比译码算法对卷积码编码后的比特流进行卷积码译码;对卷积码译码后的比特流进行第一次校验;若卷积码译码后的比特流通过第一次校验,对卷积码译码后的比特流再次进行卷积码编码;根据再次卷积码编码后的比特流和对数似然比,对卷积码译码后的比特流进行第二次校验;根据第二次校验的结果确定卷积码译码是否正确。如此,通过两次校验有效地降低卷积码译码的误检概率。并且,利用再次卷积码编码后的比特流和对数似然比进行第二次校验,提高了第二次校验的可靠性以及对卷积码译码的检测准确度。
  • 数据编、解码方法、纠错方法、内存控制器、芯片及设备-202211608891.X
  • 王宇轩;周鹏;谢飞 - 成都海光集成电路设计有限公司
  • 2022-12-14 - 2023-05-02 - H03M13/09
  • 本申请实施例提供一种数据编、解码方法、纠错方法、内存控制器、芯片及设备,其中编码方法包括:确定待写入内存的数据,并将数据映射为多个数据码元;根据扩展编码矩阵,对多个数据码元进行编码,得到多个校验码元;其中,扩展编码矩阵基于标准编码矩阵变形得到,扩展编码矩阵在目标数据大小的码元下,不存在相同列向量,并且扩展编码矩阵中的列向量与校验码元对应的单位矩阵中的单位列向量不同;将多个数据码元和多个校验码元作为编码结果,写入内存;其中,多个校验码元用于在从内存读取编码结果时,对编码结果进行纠错。本申请实施例可提升校验码元对于数据码元的覆盖度,为提升纠错算法所能纠错的symbol量提供支持,提升纠错能力。
  • 使用极化码的高效控制信道设计-201780075486.7
  • 许昌龙;魏超;侯纪磊 - 高通股份有限公司
  • 2017-06-12 - 2023-04-28 - H03M13/09
  • 本公开内容的各方面涉及被配置为提供用于以下操作的技术的无线通信系统:在单个信息块中复用针对多个用户的专用控制信息,并且对信息块进行极化编码以产生专用控制信息的极化码块以用于通过无线空中接口进行传输。信息块可以进一步包括针对信息块的组循环冗余校验(CRC)信息以及针对每个专用控制信息的单独的CRC信息。
  • 错误检测码生成电路以及包括其的存储器系统-202211678436.7
  • 车相彦;柳睿信;金荣植;杜粹然 - 三星电子株式会社
  • 2017-12-01 - 2023-04-18 - H03M13/09
  • 一种执行错误检测操作的存储器系统,包括:半导体存储器设备以及存储器控制器,其被配置为:将第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位发送到半导体存储器设备;基于第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位,生成最终错误检测码位;从半导体存储器设备接收返回的错误检测码位,所述返回的错误检测码位包括在全码率模式期间的第一错误检测码位和第二错误检测码位以及在半码率模式期间的合并的错误检测码位;以及将最终错误检测码位和返回的错误检测码位进行比较,以确定由半导体接收的第一单位数据和第二单位数据以及第一数据总线反转位和第二数据总线反转位是否包括错误。
  • 一种基于FPGA低开销并行循环冗余校验方法及应用-202010012206.1
  • 潘伟涛;刘欢;邱智亮;董勐 - 西安电子科技大学
  • 2020-01-07 - 2023-03-31 - H03M13/09
  • 本发明属于网络通信技术领域,公开了一种基于FPGA低开销并行循环冗余校验方法及应用,确定并行化参数,选择分组步进值s时,确定FPGA的型号,使分组步进值s等于FPGA的LUT的输入引脚数;计算大小为l×m的第一中间结果矩阵MD_1;计算QBn的计算结果,即大小为l×1的第二中间结果向量MD_2;计算大小为l×1的输出结果向量COUT。本发明选择分组步进值s时,首先确定FPGA的型号,然后使分组步进值s等于该款FPGA的LUT的输入引脚数,使LUT的利用率达到了100%,克服了现有技术中LUT资源利用率低的问题,使得本发明具有了LUT资源开销低的优点。
  • 一种基于模4和分段校验辅助的极化码编译码方法-201911171161.6
  • 王一歌;关義轩;韦岗 - 华南理工大学
  • 2019-11-26 - 2023-03-21 - H03M13/09
  • 本发明公开了一种基于模4和分段校验辅助的极化码编译码方法,属于数字信息传输技术中的信道编译码领域,包括,将长度为K个的消息位分为M个子段,其中前M‑1个子段的长度相同,在前M‑1个子段中,每个子段分别取第个比特位和第k个比特位构成本子段的一组校验位,每个子段除去2个校验位后的其他消息位放置信息位,第M个子段的消息位均放置信息位,其中k为前M‑1个子段中的每个子段的比特位数,为向下取整运算符;对每个子段的信息位和值进行模4运算,进行校验位编码,将所有信息位和固定位组合,编码完成。
  • 一种提前终止迭代输出结果的极化码BP译码方法及系统-201911204977.4
  • 贾光帅;许聪;李泉泉;顾大晔;叶文静;陶子然;尹健;李岩 - 中国电子科技集团公司第三十八研究所;安徽芯纪元科技有限公司
  • 2019-11-29 - 2023-03-14 - H03M13/09
  • 本发明提供一种提前终止迭代输出结果的极化码BP译码方法及系统,包括:S1、筛选信道;S2、构造信息块并进行编码传输:信息块U包含K‑KCRC个信息比特;K为每个极化码编码模块的信息长度,KCRC为添加CRC校验位的个数;在进行编码之前,再将CRC校验位添加到信息位中,那么K‑KCRC个信息位添加上KCRC个CRC校验位就会进入极化码编码器;S3、接收信息块经编码传输的码字信号并进行译码过程:在译码方面,对收到的N个码字进行BP译码;每进行一次BP译码迭代可以得到信息块U的译码估计值对所得的译码估计值进行GN矩阵校验和CRC校验:如果估计的信息比特同时满足GN矩阵校验和CRC校验,则可以停止译码;否则,将继续下一轮的BP迭代,直至同时满足GN矩阵校验和CRC校验或达到设定最大迭代次数。
  • 一种面向极化码的两阶段SCL翻转译码方法-202211226481.9
  • 刘荣科;李岩松;卢正;刘寅德 - 北京航空航天大学
  • 2022-10-09 - 2023-03-07 - H03M13/09
  • 本发明提出一种面向极化码的两阶段SCL翻转译码方法,步骤如下:1、对给定长度为N的Polar码,信息比特长度为K,采用列表CRC辅助的SCL译码器进行译码,得到初始译码结果,2、对步骤1的初始译码结果进行CRC校验,若通过CRC校验,译码成功,转到步骤6,若没有通过CRC校验,转到步骤3;3、对翻转度量值集合中的翻转度量值从小到大进行排序,越小,错误剪枝概率越高,排序后,对应的位置iw形成一组指示发生错误剪枝位置的有序集合4、计算最有可能发生错误剪枝的比特位置的区域,记为关键区域5、采用两阶段方式重新进行SCL翻转译码,尝试找到首个错误剪枝的比特位置,进行列表路径翻转:6、返回译码结果,得到译码最终的信息比特,译码结束。
  • 按字节运算循环码CRC16-CCITT校验的方法-201910094540.3
  • 兰霞;张波 - 西南电子技术研究所(中国电子科技集团公司第十研究所)
  • 2019-01-31 - 2023-02-28 - H03M13/09
  • 本发明提出一种按字节运算循环码CRC16‑CCITT校验的方法,旨在解决传统循环校验码CRC编译码一次只能处理一个二进制数,不满足高速数字通信系统的需求问题。本发明通过下述技术方案予以实现:在FPGA中,根据循环校验码CRC16‑CCITT的多项式和初相编写CRC校验码生成函数;在接收到高速通信系统的传输数据之后,CRC校验码生成函数模块根据循环校验码CRC16与CCITT的多项式和初相编写CRC校验码生成函数,函数运算采用简单的异或计算,该函数每一次按照8路并行数据进行处理,根据不同的高速数字通信系统的需要在端口处输入相应的数据及其长度,生成相应的CRC校验码,从而可以实时统计CRC校验结果。
  • 译码方法及设备-202211131855.9
  • 牛凯;韩雨欣;李炫钰 - 北京邮电大学
  • 2022-09-16 - 2023-01-31 - H03M13/09
  • 本申请提供的一种译码方法及设备,首先对接收序列和生成矩阵进行预处理,之后对信息比特和码字序列猜测错误图样,最后对猜测的错误图样进行后处理,采用判断是否通过校验和进行欧氏距离比较的方式进行后处理,输出最优译码序列作为译码结果。本申请在保证有效的译码性能的同时降低了算法的复杂度。此外,通过设置最大迭代次数,以防止盲目查询,减少了译码过程中的查询次数,有效地降低了译码的复杂度。
  • 一种关键集保护的CRC级联Polar码编码方法-202211172862.3
  • 王家豪;蒋世荣;刘澳;夏春芳;罗杰;余蓓蓓 - 中国地质大学(武汉)
  • 2022-09-26 - 2023-01-13 - H03M13/09
  • 本发明提供了一种关键集保护的CRC级联Polar码编码方法,该方法包括:根据Polar码高斯近似(GA)构造算法,挑选可靠的位信道作为信息位,不可靠的位信道作为冻结位;通过代码树结构或蒙特卡洛仿真得到最容易发生第一个错误的信息位,即关键集;选定CRC多项式对关键集进行CRC预编码,将得到的CRC校验向量后置于信息位向量末尾;最后采用Polar码编码方法对预编码向量进行编码。本方法的优点在于:相比于传统的CRC级联Polar码编码方法,该方法通过保护关键集,可使用更少的CRC码长度,在应用于SC‑Flip译码,可使得块误码率降低。
  • 一种CRC并行编解码方法及基于其的编解码器-201910939276.9
  • 陈容;陈岚;张义恒 - 中国科学院微电子研究所
  • 2019-09-29 - 2022-12-27 - H03M13/09
  • 本发明公开了一种CRC并行编解码方法及基于其的编解码器,主要方法包括:将待编/解码数据依次输入至编/解码器,且该编/解码数据均通过并行输入的方式输入至编/解码器;在编/解码器中,该编/解码数据结合一CRC的生成多项式进行矩阵运算,得到该编/解码数据的编/解码结果。本发明提供的该CRC并行编解码方法及基于其的编解码器,利用公式递推法,将每个时钟的并行输入数据进行运算,通过运用最大时间差流水线技术,实现快速编解码;矩阵运算通过异或电路来实现,补齐每一条数据路径的延迟,得到最小的延迟时间差,使用流水线技术,实现快速的编解码运算。
  • CRC并行计算方法及系统-201811295059.2
  • 陈容;张义恒;陈岚;常洪明 - 中国科学院微电子研究所
  • 2018-11-01 - 2022-12-09 - H03M13/09
  • 本发明提供CRC并行计算方法及系统。在本发明实施例中,分别对原始信息数据和原始反馈数据进行扩展,得到扩展信息数据向量和目标扩展反馈数据向量。由于原始信息数据的最高位在扩展信息数据向量中为第(r+L‑1)位,而原始反馈数据的最高位在目标扩展反馈数据向量中同样占第(r+L‑1)位。也即,在本实施例中,无论有效位宽如何变化(也即L如何变化),扩展信息数据向量中的信息数据的最高位与目标扩展反馈数据向量中反馈数据的最高位均是相对齐的,从而实现了对有效位宽变化的自适应,为正确计算CRC向量提供了前提条件。
  • 一种基于CRC的LDPC码混合译码方法-202210545215.6
  • 王栋;史治平 - 电子科技大学长三角研究院(湖州);电子科技大学
  • 2022-05-19 - 2022-11-01 - H03M13/09
  • 本发明属于信道编码技术领域,具体涉及一种基于CRC的LDPC码混合译码方法。本发明的混合译码方式,采用BP译码器作为前级译码器,ADMM译码器作为第二级译码器,并加入Hamming距离比较判决器,即当BP译码失败时,将错误码字对应的初始信道软信息送入ADMM译码器接着译码。为了尽可能大的提升BP‑ADMM混合译码器的性能,并尽可能降低混合译码时延,通过在LDPC码编码前加入CRC(Cyclic Redundancy Check,循环冗余校验),以奇偶和CRC双重校验来校验前级译码器(BP译码器)是否译码正确。仿真显示,加入CRC校验后BP译码UEP(Undetected Error Probability,不可检错误概率)远低于单独采用奇偶校验BP译码后的UEP。
  • 级联极化码比特翻转置信传播编译码方法-202010848382.9
  • 潘志文;尹超;刘楠;尤肖虎 - 东南大学;网络通信与安全紫金山实验室
  • 2020-08-21 - 2022-11-01 - H03M13/09
  • 本发明的一种级联极化码比特翻转置信传播编译码方法,适用于无线通信中的信道编码技术领域使用,利用BP译码方法在LDPC和极化码间传递消息,增加了不可靠信道传递信息的正确率;在BP译码失败的情况下利用比特翻转译码方法通过事先构造的关键集合选择不可靠的信息比特判决,置不可靠信道信息比特的先验对数似然比为无穷值;通过试图纠正BP译码器中的错误信息传播,提高了级联码在BP译码方法下的误组率性能。其有效提高关键集合翻转的正确率,能够大大改善误组率,显著提升误组率性能;同时并不会增加译码时延,能够以较小的译码时延为代价获取误码率性能的增益。
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top