[发明专利]基于FPGA的快速时钟恢复电路有效

专利信息
申请号: 201610931405.6 申请日: 2016-10-31
公开(公告)号: CN108011620B 公开(公告)日: 2023-08-08
发明(设计)人: 楚存达;王玉章 申请(专利权)人: 深圳市研祥智慧科技股份有限公司
主分类号: H03K5/135 分类号: H03K5/135;H03L7/18
代理公司: 北京兰亭信通知识产权代理有限公司 11667 代理人: 赵永刚
地址: 518057 广东省深圳市南山区粤海*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种基于FPGA的快速时钟恢复电路。所述基于FPGA的快速时钟恢复电路产生多个与输入数据频率相同、相位不同的参考时钟信号,判别出输入数据和所述反馈时钟信号的相位关系,并量化出输入数据和所述反馈时钟信号相位差大小,根据输入数据和反馈时钟信号的相位关系和相位差大小选择输出一路与输入数据相位最接近的参考时钟信号作为恢复时钟信号。本发明能够快速完成时钟信号与输入数据的同步,且时钟恢复过程产生较少毛刺。
搜索关键词: 基于 fpga 快速 时钟 恢复 电路
【主权项】:
1.一种基于FPGA的快速时钟恢复电路,其特征在于,包括:时钟产生模块,用于产生多个与输入数据频率相同、相位不同的参考时钟信号;相位判别模块,用于接收输入数据和反馈时钟信号,输出两个反映所述输入数据和所述反馈时钟信号相位关系和相位差大小的高电平信号,将所述高电平信号的宽度量化后转换成窄脉冲,对所述窄脉冲进行计数,输出计数值C1、C2;时钟调整模块,用于接收所述相位判别模块输出的计数值C1、C2,根据所述计数值C1、C2的大小关系,从所述时钟产生模块产生的参考时钟信号中选择输出一个时钟信号,并输出高电平复位信号;复位模块,用于在所述时钟调整模块完成一次调整后接收所述时钟调整模块输出的复位高电平,将所述复位高电平转换成复位窄脉冲,对所述相位判别模块的计数值C1、C2进行复位。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市研祥智慧科技股份有限公司,未经深圳市研祥智慧科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201610931405.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top