[发明专利]基于FPGA的快速时钟恢复电路

权利要求书

1.一种基于FPGA的快速时钟恢复电路，其特征在于，包括：

时钟产生模块，用于产生多个与输入数据频率相同、相位不同的参考时钟信号；所述时钟产生模块包括：系统时钟电路，用于接收FPGA晶振产生的时钟信号，输出一路时钟信号作为管理时钟电路的时钟输入，一路时钟信号作为复位模块的时钟输入；管理时钟电路，用于接收所述系统时钟电路输出的时钟信号，输出一路时钟信号作为锁相环电路的输入，一路时钟信号作为相位判别模块输入的时钟信号；锁相环电路，用于接收所述管理时钟电路输出的时钟信号，输出多个与输入数据频率相同、相位不同的参考时钟信号；

相位判别模块，用于接收输入数据和反馈时钟信号，输出两个反映所述输入数据和所述反馈时钟信号相位关系和相位差大小的高电平信号，将所述高电平信号的宽度量化后转换成窄脉冲，对所述窄脉冲进行计数，输出计数值C1、C2；

时钟调整模块，用于接收所述相位判别模块输出的计数值C1、C2，根据所述计数值C1、C2的大小关系，从所述时钟产生模块产生的参考时钟信号中选择输出一个时钟信号，并输出高电平复位信号；

复位模块，用于在所述时钟调整模块完成一次调整后接收所述时钟调整模块输出的复位高电平，将所述复位高电平转换成复位窄脉冲，对所述相位判别模块的计数值C1、C2进行复位。

2.根据权利要求1所述的基于FPGA的快速时钟恢复电路，其特征在于，所有参考时钟信号中任意相邻的两个参考时钟信号的相位差相同，且所有参考时钟信号中相位相差最大为360°。

3.根据权利要求1所述的基于FPGA的快速时钟恢复电路，其特征在于，所述相位判别模块包括：

Hogge线性鉴相器电路，用于接收所述输入数据和所述反馈时钟信号，输出两个反应所述输入数据和所述反馈时钟信号相位关系和相位差大小的高电平信号；

脉冲产生电路，用于接收所述两个高电平信号，将所述高电平信号的宽度分别进行量化，转换成窄脉冲；

脉冲计数电路，用于对所述脉冲产生电路产生的窄脉冲进行计数，输出计数值C1、C2。

4.根据权利要求3所述的基于FPGA的快速时钟恢复电路，其特征在于，所述相位判别模块还包括：

选择器电路，用于在第一次向所述相位判别模块输入时钟信号时，选择管理时钟电路输出的时钟信号，之后选择所述时钟调整模块输出的反馈时钟信号。

5.根据权利要求3所述的基于FPGA的快速时钟恢复电路，其特征在于，当C1C2时，所述参考时钟信号的相位超前于所述输入数据的相位；当C1C2时，所述参考时钟信号的相位滞后于所述输入数据的相位；当C1=C2时，所述输入数据与所述参考时钟信号的相位相同。

6.根据权利要求5所述的基于FPGA的快速时钟恢复电路，其特征在于，当所述反馈时钟信号超前于所述输入数据时，根据C2-C1的值的大小，所述时钟调整模块从所述时钟产生模块产生的所有参考时钟信号中选择输出一个滞后于所述反馈时钟信号的参考时钟信号，该参考时钟信号作为新的反馈时钟信号，并作为相位判别模块的输入；

当所述反馈时钟信号滞后于所述输入数据时，根据C1-C2的值的大小，所述时钟调整模块从所述时钟产生模块产生的所有参考时钟信号中选择输出一个超前于所述反馈时钟信号的参考时钟信号，该参考时钟信号作为新的反馈时钟信号，并作为相位判别模块的输入，其中，C1和C2差值的大小反映所述输入数据与所述反馈时钟信号相位差的大小。