[发明专利]一种在掺杂的多晶硅层上制备硅纳米线的方法及结构在审
申请号: | 201610804968.9 | 申请日: | 2016-09-06 |
公开(公告)号: | CN107799387A | 公开(公告)日: | 2018-03-13 |
发明(设计)人: | 李铁;王辉;袁志山 | 申请(专利权)人: | 中国科学院上海微系统与信息技术研究所 |
主分类号: | H01L21/02 | 分类号: | H01L21/02;H01L29/06 |
代理公司: | 上海光华专利事务所(普通合伙)31219 | 代理人: | 余明伟 |
地址: | 200050 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种在掺杂的多晶硅层上制备硅纳米线的方法及结构,所述制备方法包括S1提供一基板;S2在基板表面制备多晶硅层,对多晶硅层进行掺杂;S3在掺杂的多晶硅层表面制备顶绝缘层;S4在顶绝缘层表面制备铜薄膜层;S5在铜薄膜层表面形成光刻胶图形并行图形化处理,去除光刻胶图形,得到铜薄膜图形;S6进行退火处理,铜薄膜图形收缩成纳米尺寸的铜图形,基于铜图形与顶绝缘层反应使掺杂的多晶硅层中硅原子及掺杂离子穿过顶绝缘层形成带有掺杂离子的硅纳米线。通过本发明提供的在掺杂的多晶硅层上制备硅纳米线的方法及结构,解决了现有技术制备硅纳米线时工艺流程复杂,工艺价格昂贵,生长的硅纳米线尺度较大的问题。 | ||
搜索关键词: | 一种 掺杂 多晶 硅层上 制备 纳米 方法 结构 | ||
【主权项】:
一种在掺杂的多晶硅层上制备硅纳米线的方法,其特征在于,所述制备方法包括:S1:提供一基板;S2:在所述基板表面制备多晶硅层,并对所述多晶硅层进行掺杂;S3:在掺杂的多晶硅层表面制备顶绝缘层;S4:在所述顶绝缘层表面制备铜薄膜层;S5:在所述铜薄膜层表面形成光刻胶图形,对所述铜薄膜层进行图形化处理,然后去除光刻胶图形,得到图形化后的铜薄膜图形;S6:进行退火处理,所述铜薄膜图形收缩成纳米尺寸的铜图形,并基于所述铜图形与顶绝缘层反应使得掺杂的多晶硅层中硅原子及掺杂离子穿过所述顶绝缘层生长形成带有掺杂离子的硅纳米线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海微系统与信息技术研究所,未经中国科学院上海微系统与信息技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201610804968.9/,转载请声明来源钻瓜专利网。
- 上一篇:半导体装置及其制造方法
- 下一篇:半导体装置及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造