[发明专利]存储结构及其制作方法在审
| 申请号： | 201610579414.3 | 申请日： | 2016-07-20 |
| 公开（公告）号： | CN105957808A | 公开（公告）日： | 2016-09-21 |
| 发明（设计）人： | 徐强;高晶;李广济;严萍 | 申请（专利权）人： | 武汉新芯集成电路制造有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28 |
| 代理公司： | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人： | 屈蘅;李时云 |
| 地址： | 430205 湖北*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种存储结构及其制作方法，所述制作方法包括：提供一基底；在所述基底的上表面形成交叠层，所述交叠层包括自下至上依次沉积多层交错堆叠的隔离层和刻蚀层；部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出；去除剩余的所述刻蚀层；在多层所述隔离层之间形成金属栅。本发明通过一定的刻蚀工艺，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出，从而使得在后续所述金属栅的形成过程中，很容易实现相邻层的所述金属栅和金属栅的分离工艺，且能够防止所述金属栅之间的短接。 | ||
| 搜索关键词： | 存储 结构 及其 制作方法 | ||
【主权项】：
一种存储结构的制作方法，其特征在于，包括：提供一基底；在所述基底的上表面形成交叠层，所述交叠层包括自下至上依次沉积多层交错堆叠的隔离层和刻蚀层；部分刻蚀所述交叠层和基底，在所述交叠层和基底中形成沟槽，在所述沟槽的侧壁处，所述隔离层的侧壁相比于所述刻蚀层的侧壁突出；去除剩余的所述刻蚀层；在多层所述隔离层之间形成金属栅。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司，未经武汉新芯集成电路制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201610579414.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
