[发明专利]沟槽栅功率MOSFET及制造方法

摘要

本发明公开了一种沟槽栅功率MOSFET，位于内部区域的沟槽中的第一栅介质层和位于边缘区域的沟槽中的第二栅介质层的厚度独立设置，且第二栅介质层的厚度大于第一栅介质层的厚度，通过第一栅介质层的厚度调节器件的阈值电压；通过增加第二栅介质层的厚度来降低边缘区域中的电场强度并提高边缘区域的耐压能力且要求使器件的击穿发生于内部区域中，改善器件的抗冲击能力。本发明还公开了一种沟槽栅功率MOSFET的制造方法。本发明能提高器件的击穿电压并改善器件的抗UIS冲击能力；本发明的第一和二栅介质层的厚度分开独立调节采用源注入光刻实现，不用额外的光刻工艺，所以不会增加工艺成本。

主权项

1.一种沟槽栅功率MOSFET，包括内部区域和边缘区域，所述内部区域为沟槽栅功率MOSFET的导通区，由多个原胞周期性排列组成；所述边缘区域位于所述导通区的边缘，用于将所述导通区中各原胞的栅极结构引出；其特征在于：在所述内部区域和所述边缘区域中都形成有第一导电类型的漂移区和第二导电类型的体区，所述体区位于所述漂移区的表面；所述漂移区形成于半导体衬底表面；所述内部区域和所述边缘区域中都形成有第一沟槽，在所述边缘区域中还形成有宽度大于所述第一沟槽的第二沟槽；各所述第一沟槽和所述第二沟槽采用相同工艺同时形成且互相连通；在所述内部区域的各所述第一沟槽的内侧表面形成有第一栅介质层，在所述边缘区域的各所述第一沟槽的内侧表面和所述第二沟槽的内侧表面形成有第二栅介质层；在各所述第一沟槽和所述第二沟槽中都填充有多晶硅栅且各所述多晶硅栅相互连接，各所述多晶硅栅通过在所述第二沟槽的所述多晶硅栅的顶部形成的接触孔连接到栅极；在所述内部区域中，在所述体区表面形成有由第一导电类型重掺杂区组成的源区，被所述多晶硅栅侧面覆盖的所述体区表面用于形成连接所述源区和底部漂移区的沟道；在所述边缘区域中，所述源区不形成于所述体区表面，被所述多晶硅栅侧面覆盖的所述体区表面也不形成沟道；所述第二栅介质层的厚度大于所述第一栅介质层的厚度，通过所述第一栅介质层的厚度调节器件的阈值电压；通过增加所述第二栅介质层的厚度来降低所述边缘区域中的电场强度并提高所述边缘区域的耐压能力且要求使器件的击穿发生于所述内部区域中，改善器件的抗冲击能力；所述第一栅介质层和所述第二栅介质层的厚度分开独立调节的定义结构采用通过光刻工艺形成的定义所述源区的源注入的光刻胶图形实现，所述第一栅介质层的形成区域和所述源区的形成区域呈自对准结构。