[发明专利]堆叠纳米线制造方法

摘要

本发明提供了一种堆叠围栅纳米线制造方法，包括：a)在半导体衬底上形成掩模层；b)在掩模层上形成嵌段共聚物；c)使嵌段共聚物定向自组装，形成第一区域和第二区域；d)去除第一区域保留第二区域以形成预定图案；e)根据预定图案对掩膜层进行刻蚀，以形成掩模层图案；f)根据掩模层图案，刻蚀半导体衬底以形成沟槽；g)在沟槽的底部及侧壁采用钝化性气体形成聚合物保护层；以及h)重复执行步骤f)和步骤g)，以形成堆叠围栅纳米线。本发明利用自组装技术可以获得纳米尺度的器件结构，特别是采用的制备方法与当前普遍使用的半导体制造技术相兼容，并且纳米线制备技术更为简单，且纳米线尺寸较易控制，不同层间对准性好。

主权项

1.一种堆叠围栅纳米线制造方法，包括以下步骤：a)提供半导体衬底，在所述半导体衬底上形成掩模层；b)在所述掩模层上形成嵌段共聚物；c)使所述嵌段共聚物进行定向自组装，形成分别由所述嵌段共聚物的第一组分和第二组分构成的第一区域和第二区域；d)选择性去除所述第一区域并保留所述第二区域以形成预定图案；e)根据所述预定图案对所述掩模层进行刻蚀，以形成掩模层图案；f)根据所述掩模层图案，刻蚀所述半导体衬底以形成沟槽；g)在所述沟槽的底部及侧壁采用钝化性气体形成聚合物保护层；以及h)重复执行步骤f)和步骤g)，以形成堆叠围栅纳米线。