[发明专利]一种用于单粒子加固FPGA的多阈值非对称配置存储器

摘要

一种用于单粒子加固FPGA的多阈值非对称配置存储器。本发明的配置存储器使用多个不等阈值与不同宽长比沟道的MOS管以及上拉作用的PMOS管，其电路、版图、工艺参数三方面的不对称，实现了配置存储器在FPGA上电之后与清零之前的初始状态全部为“0”。本发明的配置存储器由8个PMOS管和8个NMOS管组成。其中8个PMOS管，有2个阈值较高且宽长比更小，以及有两组分别采用了2个PMOS管构成两个上拉作用电路；另外8个NMOS管，有2个阈值较高且宽长比更小。本发明的配置存储器具有多阈值非对称的特性，上电后的配置存储器具有确定的初始值，避免互连矩阵产生“1”和“0”的竞争路径，有效消除FPGA的上电浪涌电流。

主权项

1.一种用于单粒子加固FPGA的多阈值非对称配置存储器，包括PMOS管M1，PMOS管M2，PMOS管M3，PMOS管M4，NMOS管M5，NMOS管M6，NMOS管M7，NMOS管M8，NMOS管M9，NMOS管M10，NMOS管M11，NMOS管M12，其特征在于还包括：PMOS管M13,PMOS管M14,PMOS管M15,PMOS管M16；PMOS管M1的栅极连接PMOS管M4的漏极、NMOS管M7的漏极、NMOS管M8的漏极和NMOS管M11的漏极，PMOS管M1的源极连接电源，PMOS管M1的漏极连接PMOS管M2的栅极、NMOS管M5的漏极、NMOS管M8的栅极和NMOS管M12的漏极；PMOS管M2的栅极连接PMOS管M1的漏极、NMOS管M5的漏极、NMOS管M8的栅极和NMOS管M12的漏极，PMOS管M2的源极连接电源，PMOS管M2的漏极连接PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z；PMOS管M3的栅极连接PMOS管M2的漏极、NMOS管M5的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z，PMOS管M3的源极连接电源，PMOS管M3的漏极连接PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN；PMOS管M4的栅极连接PMOS管M3的漏极、NMOS管M6的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN，PMOS管M4的源极连接电源，PMOS管M4的漏极连接PMOS管M1的栅极、NMOS管M7的栅极、NMOS管M8的漏极和NMOS管M11的漏极；NMOS管M5的栅极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M6的漏极、NMOS管M9的漏极和输出端Z，NMOS管M5的源极接地，NMOS管M5的漏极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M8的栅极和NMOS管M12的漏极；NMOS管M6的栅极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M7的漏极、NMOS管M10的漏极和输出端ZN，NMOS管M6的源极接地，NMOS管M6的漏极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M9的漏极和输出端Z；NMOS管M7的栅极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M8的漏极和NMOS管M11的漏极，NMOS管M7的源极接地，NMOS管M7的漏极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M10的漏极和输出端ZN；NMOS管M8的栅极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M5的漏极和NMOS管M12的漏极，NMOS管M8的源极接地，NMOS管M8的漏极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M11的漏极；NMOS管M9的栅极连接字线WL，NMOS管M9的源极连接位线R，NMOS管M9的漏极连接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极、NMOS管M6的漏极和输出端Z；NMOS管M10的栅极连接字线WL，NMOS管M10的源极连接位线RN，NMOS管M10的漏极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极、NMOS管M7的漏极和输出端ZN；NMOS管M11的栅极连接字线WL，NMOS管M11的源极连接位线R，NMOS管M11的漏极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M8的漏极；NMOS管M12的栅极连接字线WL，NMOS管M12的源极连接位线RN，NMOS管M12的漏极连接PMOS管M1的漏极、PMOS管M2的栅极、NMOS管M5的漏极和NMOS管M8的栅极；PMOS管M13的栅极接地，PMOS管M13的源级连接电源，PMOS管M13的漏极连接PMOS管M14的漏极；PMOS管M14的栅极接地，PMOS管M14的源极接PMOS管M2的漏极、PMOS管M3的栅极、NMOS管M5的栅极和NMOS管M6的漏极，PMOS管M14的漏极连接PMOS管M13地漏极；PMOS管M15的栅极接地，PMOS管M15的源极连接电源，PMOS管M15的漏极连接PMOS管M16的漏极；PMOS管M16的栅极连接PMOS管M1的栅极、PMOS管M4的漏极、NMOS管M7的栅极和NMOS管M8的漏极，PMOS管M16的源极连接PMOS管M3的漏极、PMOS管M4的栅极、NMOS管M6的栅极和NMOS管M7的漏极，PMOS管M16的漏极连接PMOS管M15的漏极；所述配置存储器具有三个输入端，分别是字线WL，位线R和RN；两个输出端，分别是输出端口Z和ZN；若字线WL置“1”，则通过位线R和RN给配置存储器进行数据写入，若对字线WL置“0”，配置存储器则保存之前写入的数据；输出端口Z一直读出M5栅极的电平，输出端ZN口一直读出M6栅极的电平。