[发明专利]包括在缓冲层堆叠上的III-V型有源半导体层的半导体结构和用于生产半导体结构的方法

摘要

本发明涉及一种半导体结构，该半导体结构包括：‑包括多个III‑V材料层的缓冲层堆叠体，该缓冲层堆叠体包括至少一个分层子结构，各分层子结构包括压缩应力诱导结构，该压缩应力诱导结构位于相应第一缓冲层与在缓冲层堆叠体中定位成比相应第一缓冲层更高的相应第二缓冲层之间，相应第二缓冲层的下表面具有比相应第一缓冲层的上表面更低的Al含量；‑III‑V型有源半导体层，该III‑V型有源半导体层设置在该缓冲层堆叠体上；其中，所述相应弛豫层的表面足够粗糙，以抑制相应第二缓冲层的弛豫，具有大于1nm的均方根(RMS)粗糙度；以及用于生产该半导体结构的方法。

主权项

1.一种半导体结构，包括：/n-包括多个III-V材料层的缓冲层堆叠体，所述缓冲层堆叠体包括至少一个分层子结构，每个所述分层子结构包括压缩应力诱导结构，所述压缩应力诱导结构在相应第一缓冲层与在所述缓冲层堆叠体中定位成比所述相应第一缓冲层更高的相应第二缓冲层之间，所述相应第二缓冲层的下表面具有比所述相应第一缓冲层的上表面更低的Al含量；/n-III-V型有源半导体层，所述III-V型有源半导体层设置在所述缓冲层堆叠体上；/n其中，每个所述压缩应力诱导结构包括在其下表面附近的伪晶平面化层和在其上表面附近的弛豫层，所述伪晶平面化层的下表面的Al含量低于或等于所述相应第一缓冲层的所述上表面的Al含量，并且所述平面化层的上表面的Al含量低于所述弛豫层的下表面的Al含量，并且所述弛豫层的上表面的Al含量高于所述相应第二缓冲层的Al含量；并且/n其中，所述相应弛豫层的表面具有大于1nm的均方根(RMS)粗糙度，使得所述粗糙度抑制所述相应第二缓冲层的弛豫。/n