[发明专利]包括在缓冲层堆叠上的III-V型有源半导体层的半导体结构和用于生产半导体结构的方法

权利要求书

1.一种半导体结构，包括：

-包括多个III-V材料层的缓冲层堆叠体，所述缓冲层堆叠体包括至少一个分层子结构，每个所述分层子结构包括压缩应力诱导结构，所述压缩应力诱导结构在相应第一缓冲层与在所述缓冲层堆叠体中定位成比所述相应第一缓冲层更高的相应第二缓冲层之间，所述相应第二缓冲层的下表面具有比所述相应第一缓冲层的上表面更低的Al含量；

-III-V型有源半导体层，所述III-V型有源半导体层设置在所述缓冲层堆叠体上；

其中，每个所述压缩应力诱导结构包括在其下表面附近的伪晶平面化层和在其上表面附近的弛豫层，所述伪晶平面化层的下表面的Al含量低于或等于所述相应第一缓冲层的所述上表面的Al含量，并且所述平面化层的上表面的Al含量低于所述弛豫层的下表面的Al含量，并且所述弛豫层的上表面的Al含量高于所述相应第二缓冲层的Al含量；并且

其中，所述相应弛豫层的表面具有大于1nm的均方根(RMS)粗糙度，使得所述粗糙度抑制所述相应第二缓冲层的弛豫。

2.根据权利要求1所述的半导体结构，还包括硅基晶片，所述缓冲层堆叠体通过与所述硅基晶片和所述缓冲层堆叠体直接接触的AlN成核层与所述硅基晶片隔开。

3.根据前述权利要求中任一项所述的半导体结构，其中，对于至少一个分层子结构而言，所述相应平面化层和弛豫层直接接触，并且所述伪晶平面化层和所述弛豫层之间的过渡在Al含量方面是突变的或不连续的。

4.根据权利要求1或2所述的半导体结构，其中，所述相应第一缓冲层的Al含量在15％至100％的范围内。

5.根据权利要求1或2所述的半导体结构，其中，所述相应第一缓冲层的厚度在50nm至2微米的范围内，并且其中，所述相应第二缓冲层的厚度在50nm至8微米的范围内。

6.根据权利要求1或2所述的半导体结构，其中，所述相应第二缓冲层的Al含量在0％至40％的范围内。

7.根据权利要求1或2所述的半导体结构，其中，所述相应伪晶平面化层具有在0％至20％的范围内的Al含量。

8.根据权利要求1或2所述的半导体结构，其中，所述相应伪晶平面化层的Al含量对于至少一个分层子结构而言是恒定的。

9.根据权利要求8所述的半导体结构，其中，所述伪晶平面化层对于至少一个分层子结构是GaN层。

10.根据权利要求1或2所述的半导体结构，其中，所述相应弛豫层具有在50％至100％的范围内的Al含量。

11.根据权利要求10所述的半导体结构，其中，所述弛豫层对于至少一个分层子结构是AlN层。

12.根据权利要求1或2所述的半导体结构，其中，所述相应弛豫层的厚度在0.28nm至50nm的范围内。

13.根据权利要求1或2所述的半导体结构，其中，所述缓冲层堆叠体是成分渐变的，在其下表面处具有较高的Al含量，除了所述压缩应力诱导结构以外，Al含量朝着所述有源半导体层单调降低。

14.根据权利要求13所述的半导体结构，其中，所述缓冲层堆叠体是成分渐变的，在其下表面处具有较高的Al含量，除了所述压缩应力诱导结构以外，Al含量朝着所述有源半导体层连续降低。

15.根据权利要求13所述的半导体结构，其中，所述降低是阶梯式的。

16.根据权利要求1或2所述的半导体结构，包括至少两个分层子结构。