[实用新型]一种具有两路低时序偏差BIU的ARINC 659总线控制电路

摘要

一种具有两路低时序偏差BIU的ARINC 659总线控制电路，将两路ARINC 659接口单元、一个8051单片机，一路I2C、一路UART、一路SPI和一路CAN总线接口集成在同一总线控制电路上；在该电路的物理实现过程中，在管脚排布阶段将两路BIU的管脚进行对称排布，将其它功能模块的管脚按照功能类别和工作频率排布，在版图布局阶段将两路BIU的逻辑单元和存储单元进行对称布局，并将其它逻辑功能模块根据工作频率分别布局。本实用新型的总线控制电路大幅度提高了单一芯片的集成度，其管脚排布和版图布局方法有效解决了两路ARINC 659BIU的时序偏差问题，大幅度减少芯片内部的布线交叉，降低了不同工作频率模块之间的干扰，保证总线控制电路工作的稳定可靠。

主权项

一种具有两路低时序偏差BIU的ARINC 659总线控制电路，其特征在于：包括内部集成总线I2C接口、通用异步收发传输器UART接口、串行外设接口SPI、控制器局域网CAN总线接口、通用输入输出GPIO接口、8051单片机、第一8位‑32位桥、第二8位‑32位桥、第三8位‑32位桥、第一数据RAM、第一指令RAM、第二数据RAM、第二指令RAM、第一总线接口单元BIU、第二总线接口单元BIU和MCU总线；内部集成总线I2C接口、通用异步收发传输器UART接口、串行外设接口SPI、控制器局域网CAN总线接口、通用输入输出GPIO接口、8051单片机、第一8位‑32位桥、第二8位‑32位桥、第三8位‑32位桥、第一数据RAM、第一指令RAM、第二数据RAM、第二指令RAM、第一总线接口单元BIU、第二总线接口单元BIU和MCU总线集成在同一片芯片上；将该芯片通过对称轴划分为相对称的两部分，第一部分上设置第一总线接口单元BIU、第一数据RAM、第一指令RAM、第一8位‑32位桥、内部集成总线I2C接口、通用异步收发传输器UART接口、串行外设接口SPI、控制器局域网CAN总线接口、通用输入输出GPIO接口；第二部分上放置第二BIU、第二数据RAM、第二指令RAM、第二8位‑32位桥、8051单片机；在对称轴上且跨越第一部分和第二部分放置第三8位‑32位桥、MCU总线；第一总线接口单元BIU、通用输入输出GPIO接口紧贴芯片的第一部分的边缘；内部集成总线I2C接口、通用异步收发传输器UART接口、串行外设接口SPI、控制器局域网CAN总线接口位于控制器局域网CAN总线接口和通用输入输出GPIO接口之间，且紧贴芯片的第一部分的边缘；第一数据RAM、第一指令RAM位于第一总线接口单元BIU和对称轴之间；第一8位‑32位桥位于第一数据RAM与MCU总线之间；第二总线接口单元BIU、8051单片机紧贴芯片的第二部分的边缘，第二数据RAM、第二指令RAM位于第二总线接口单元BIU与对阵轴之间；第二8位 ‑32位桥位于第二数据RAM与MCU总线之间；第一总线接口单元BIU和第一总线接口单元BIU相对于对阵轴对阵分布，且第一总线接口单元BIU的输出到其输出管脚的距离与第二总线接口单元BIU的输出到其输出管脚的距离相等。