[实用新型]时钟移相电路

摘要

时钟移相电路，包括时钟输入级、电容、电平检测电路、上拉电路、下拉电路、时钟输出级和逻辑控制电路，时钟输入级的输出端与电平检测电路的输入端连接于A点，A点还连接有电容、及上拉电路和下拉电路的输出端，电容另一端接固定直流电平，所述电平检测电路对A点电压进行检测，并输出检测信号至时钟输出级；所述逻辑控制电路与时钟输入级、上拉电路和下拉电路连接，控制上拉电路和下拉电路分别在时钟的高电平时间和低电平时间开启。本实用新型采用在时钟的上升或下降沿时开始对电容充放电，造成信号输出沿的延时，电路原理简单，便于在集成电路现有工艺中实现集成，无须外围分离电子元件支持，实现时钟缓冲功能的同时降低了电路成本。

主权项

时钟移相电路，其特征在于，包括时钟输入级、电容（3）、电平检测电路（6）、上拉电路（8）、下拉电路（9）、时钟输出级和逻辑控制电路（1），时钟输入级的输出端与电平检测电路的输入端连接于A点，A点还连接有电容（3）、及上拉电路（8）和下拉电路（9）的输出端，电容（3）另一端接固定直流电平，所述电平检测电路（6）对A点电压进行检测，并输出检测信号至时钟输出级；所述逻辑控制电路（1）与时钟输入级、上拉电路和下拉电路连接，控制上拉电路和下拉电路分别在时钟的高电平时间和低电平时间开启。