[发明专利]一种半导体器件及其制造方法在审
申请号: | 201510660945.0 | 申请日: | 2015-10-14 |
公开(公告)号: | CN106601748A | 公开(公告)日: | 2017-04-26 |
发明(设计)人: | 刘金华 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | H01L27/11517 | 分类号: | H01L27/11517;H01L29/423;H01L21/28 |
代理公司: | 北京市磐华律师事务所11336 | 代理人: | 董巍,高伟 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体器件及其制造方法,涉及半导体技术领域。包括在半导体衬底上形成图案化的硬掩膜,利用硬掩膜对半导体衬底进行刻蚀以形成的用于容置浅沟槽隔离的沟槽;在沟槽内形成浅沟槽隔离;去除硬掩膜,对有源区对应的半导体衬底进行氮注入,以在半导体衬底中形成氮注入区,其中位于有源区的边缘部分的氮注入区的氮浓度低于位于有源区的中心部分的氮注入区的氮浓度;在有源区内的半导体衬底上形成隧道氧化层,隧道氧化层的位于有源区边缘区域的部分的厚度大于隧道氧化层的位于有源区中心区域的部分的厚度;在隧道氧化层之上形成浮栅。本发明的方法可以在保证Flash的编程和擦除效率的情况下改善Flash的读应力和擦除干扰表现。 | ||
搜索关键词: | 一种 半导体器件 及其 制造 方法 | ||
【主权项】:
一种半导体器件的制造方法,包括:步骤S101:在半导体衬底上形成图案化的硬掩膜,利用所述硬掩膜对所述半导体衬底进行刻蚀以形成位于有源区两侧的用于容置浅沟槽隔离的沟槽;步骤S102:在所述沟槽内形成浅沟槽隔离;步骤S103:去除所述硬掩膜,对所述有源区对应的所述半导体衬底进行氮注入,以在所述半导体衬底中形成氮注入区,其中,位于所述有源区的边缘部分的氮注入区的氮浓度低于位于所述有源区的中心部分的氮注入区的氮浓度;步骤S104:在所述有源区内的半导体衬底上形成隧道氧化层,其中所述隧道氧化层的位于有源区边缘区域的部分的厚度大于所述隧道氧化层的位于有源区中心区域的部分的厚度;步骤S105:在所述隧道氧化层之上形成浮栅。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201510660945.0/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的