[发明专利]一种浮点数处理方法及装置有效
| 申请号： | 201510629933.1 | 申请日： | 2015-09-29 |
| 公开（公告）号： | CN105224283B | 公开（公告）日： | 2017-12-08 |
| 发明（设计）人： | 潘昊 | 申请（专利权）人： | 北京奇艺世纪科技有限公司 |
| 主分类号： | G06F7/57 | 分类号： | G06F7/57 |
| 代理公司： | 北京柏杉松知识产权代理事务所(普通合伙)11413 | 代理人： | 马敬,项京 |
| 地址： | 100080 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例公开了一种浮点数处理方法及装置，方法包括获得第一目标浮点数X和第二目标浮点数Y；获得X与Y的运算法则；判断X和Y是否均不为零；如果X和Y均不为零且X和Y的阶码不相等，则对阶X和Y；将对阶后的X和Y的尾数分别进行分段，并将每段数据转换成单精度浮点数；分别计算X和Y的尾数相应段数据的结果；根据计算得到的每段数据的结果，生成最终的尾数；进而生成计算结果；并对计算结果规格化处理。应用本发明实施例，将高精度的浮点数的尾数进行分段，将每段尾数转化为单精度浮点数进行计算，使得不具备双精度浮点数计算能力的中低端GPU产品具备高精度浮点数的计算能力，提高了中低端GPU产品对高精度浮点数的计算能力。 | ||
| 搜索关键词： | 一种 浮点 处理 方法 装置 | ||
【主权项】：
一种浮点数处理方法，其特征在于，包括：获得第一目标浮点数X和第二目标浮点数Y，其中，X＝2Ex*MX，Y＝2Ey*MY；获得X与Y的运算法则，所述运算法则为加法或减法；判断X和Y是否均不为零；如果X和Y均不为零，则对阶所述第一目标浮点数X和所述第二目标浮点数Y，以使所述第一目标浮点数X和所述第二目标浮点数Y的阶码相同，其中，若Ex≥Ey，则对阶后Y＝2Ex*MY′，若Ex<Ey，则对阶后X＝2Ey*MX′；将对阶后的X和Y的尾数分别进行分段，并将每段数据转换成单精度浮点数；根据获得的运算法则，将X的尾数相应段数据和Y的尾数相应段数据进行运算；根据X的尾数相应段数据和Y的尾数相应段数据的运算结果，生成最终的尾数；根据生成的最终的尾数和对阶后的阶码，生成计算结果；对生成的计算结果规格化处理，得到最终计算结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京奇艺世纪科技有限公司，未经北京奇艺世纪科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510629933.1/，转载请声明来源钻瓜专利网。
- 上一篇：一种实现前端代码自动优化的方法及系统
- 下一篇：控制方法、装置及电子设备
- 同类专利
- 浮点数处理方法、装置、设备及计算机可读存储介质-201910705343.0
- 程洋洋;张利霞;乔鹏程 - 龙芯中科（合肥）技术有限公司
- 2019-08-01 - 2019-11-08 - G06F7/57
- 本发明提供一种浮点数处理方法、装置、设备及计算机可读存储介质。本发明的方法，通过将浮点数的二进制数据赋值给共同体变量的整数型成员变量；由于共同体变量中的多个成员变量共用内存地址空间，在将该浮点数的二进制数据赋值给共同体变量的整数型成员变量后，也就是将浮点数的二进制数据存储到了该共同体变量的浮点型成员变量所指向的内存地址空间；通过打印共同体变量的浮点型成员变量，即可得到浮点数的十进制数据；无需技术人员根据IEEE754标准规定的浮点数的二进制科学计数法表示格式，手动计算或者编程实现将浮点数的二进制数据解析为对应的十进制数据的复杂过程，提高了获取浮点数的二进制数据对应的十进制数据的准确性和效率。
- 一种用于将浮点操作数相乘的数据处理装置和方法-201510092044.6
- 大卫·雷蒙德·鲁茨;内尔·伯吉斯 - ARM有限公司
- 2015-02-28 - 2019-08-09 - G06F7/57
- 本发明提供了一种用于将浮点操作数相乘的数据处理装置和方法，每一个相乘的被规格化的浮点操作数均包括有效数字和指数。指数确定电路被用于为规格化版的结果计算结果指数，然后舍入值生成电路通过将舍入常数在第一方向上移动取决于结果指数的移位量来生成舍入值。部分乘积生成电路将第一和第二被规格化的浮点操作数的有效数字相乘以生成第一和第二部分乘积，然后该第一和第二部分乘积连同舍入值被加在一起，以便于生成被规格化的结果有效数字。然后，被规格化的结果有效数字在与第一方向相反的第二方向上被移动移位量以便于生成经舍入的结果有效数字。这提供了用于浮点数相乘的尤其有效的机制，同时在结果是非规格化的情况下正确地舍入该结果。
- GPDSP中基于三级超前进位加法器的64位定点ALU电路-201510727804.6
- 彭元喜;雷元武;汪峰;万江华;刘宗林;彭浩;徐恩;李振涛;扈啸;陈跃跃;孙海燕;马胜;陈胜刚;罗恒;吴家铸 - 中国人民解放军国防科学技术大学
- 2015-10-29 - 2019-06-14 - G06F7/57
- 一种GPDSP中基于三级超前进位加法器的64位定点ALU电路，其包括ALU译码站、站间寄存器、通用寄存器RF和执行站，所述ALU译码站接收派发模块的指令信号，经过译码逻辑向通用寄存器RF发出读信号和读地址，读取原操作数；所述执行站接收到原操作数经过预处理逻辑，发送到IALU的运算核心与译码生成的指令选择信号、控制信号结合进行计算，计算完成后向通用寄存器RF或其他寄存器发出写信号、写地址和写数据；所述执行站把除饱和指令和LZD指令外的所有指令通过由64位三级先行进位加法器实现，并通过控制信号进行区分控制。本发明具有能降低面积开销、减少选择器、降低时序等优点。
- 乘加器-201510005354.X
- 大卫·雷蒙德·鲁茨;内尔·伯吉斯 - ARM有限公司
- 2015-01-06 - 2019-06-07 - G06F7/57
- 本发明涉及一种乘加器。浮点乘加电路(24)包括乘法器(26)和加法器(28)。输入操作数A、B和C以及结果值均具有规格化指数值范围，诸如符合IEEE标准754的范围。从乘法器(26)被传送至加法器(28)的乘积值具有扩展的指数值范围，该扩展的指数值范围低于规格化指数值范围扩展。在加法器内的移位器(48、50)能够在必要时考虑到乘积的扩展的指数值范围以便于将结果值带回到规格化指数值范围中。
- 处置半精度操作数的系统、方法和装置-201811284253.0
- R·凡伦天;M·J·查尼;R·萨德;E·乌尔德-阿迈德-瓦尔;J·科巴尔 - 英特尔公司
- 2018-10-31 - 2019-06-04 - G06F7/57
- 本申请公开了处置半精度操作数的系统、方法和装置。本文中详述的实现方式包括但不限于一种装置，该装置具有指令执行电路和寄存器，该指令执行电路用于执行经解码的指令，该经解码的指令具有利用半精度浮点数据的至少一个操作数，该寄存器用于存储与利用半精度浮点数据的至少一个操作数有关的控制信息，其中该控制信息用于指定指令的执行的下溢操作何时将被转储清除为零以及指令的非正规输入何时将被归零。
- 基于可配置技术的浮点运算加速单元-201611073974.8
- 亓洪亮;于立新;彭和平;庄伟;宋立国 - 北京时代民芯科技有限公司;北京微电子技术研究所
- 2016-11-29 - 2019-06-04 - G06F7/57
- 本发明公开了一种基于可配置计术的浮点运算加速单元，包括：第一输入端口fifo1、第二输入端口fifo2，可配置寄存器组、控制运算逻辑模块、结果选择器和结果输出单元；可配置寄存器组中包括：配置寄存器和至少一个数据寄存器；控制运算逻辑模块包括：至少一个运算器和至少一个选择器；fifo1和fifo2分别用于接收外部输入数据；至少一个数据寄存器用于对数据进行存储；配置寄存器用于生成运算用的配置信息；控制运算逻辑模块用于根据配置信息控制执行相应的运算，得到运算结果；结果选择器用于选择对应的运算结果；结果输出单元用于将选择的运算结果输出。通过本发明在提高计算能效的同时保证了计算的灵活性。
- 一种定点乘累加器-201710059453.5
- 周沈刚;李任伟 - 青岛专用集成电路设计工程技术研究中心
- 2017-01-24 - 2019-04-23 - G06F7/57
- 本发明公开了一种定点乘累加器，包括：Booth编码单元，用于对乘数进行Booth编码；左移逻辑单元，用于当被乘数为小数时，将被乘数左移一位、低位补零；Booth译码/部分积产生单元，用于产生部分积；压缩树，用于压缩部分积，输出两个压缩数据；压缩器，用于压缩累加器和压缩树提供的数据；加法器，用于对压缩器输出的数据进行加法操作，输出结果。本发明的定点乘累加器，实现了定点整数/小数乘法、乘累加/减功能、溢出判断功能，且不增加乘累加器的延时，保证了处理器的性能。
- 一种基于FPGA的运算电路、示波器和测量仪器-201610264757.0
- 周立功 - 广州致远电子股份有限公司
- 2016-04-26 - 2019-03-01 - G06F7/57
- 本申请公开的一种基于FPGA的运算电路、示波器和测量仪器，输出互联矩阵模块，将第一运算模块输出的运算结果作为第二运算模块的输入量，将第三运算模块输出的运算结果作为最终输出，第一运算模块为输出的运算结果作为其它运算模块输入量的运算模块，第二运算模块为输入量是其它运算模块输出运算结果的运算模块，第三运算模块为输出运算结果作为最终运算输出的运算模块，同一个运算模块，在不同的运算过程中可以是第一运算模块、第二运算模块或第三运算模块，保障各个运算模块之间的多级任意互联，使得数学运算的拆分次数变少，进而，提高了数学运算速度，并且，FPGA的并行特性，运算时对系统的其它操作不会产生影响，进而不会出现系统卡顿的情况。
- 一种通用伺服控制算术逻辑单元-201610789235.2
- 胡小开 - 宁波菲仕电机技术有限公司
- 2016-08-31 - 2019-01-29 - G06F7/57
- 本发明涉及一种通用伺服控制算术逻辑单元，包括预加器、预调器B、预调器C、乘法器、限值器、复用器X、复用器Y、累加器和移位器，所述预加器、复用器X、复用器Y、限值器和累加复用器的信号控制端与用于对模式控制信号做延时调整的模式信号调整器相应的输出端相连，通过控制模式信号调整器输出的控制信号使得输出信号和输入信号的配置关系为多种。本发明可以在无需二次开发的基础上实现更多的伺服控制算法，缩短FPGA实现的开发周期。
- 用于利用常数值的矢量运算的指令-201810697192.4
- G.哈伯;R.瓦伦丁;A.扎克斯;J.C.S.阿德里安 - 英特尔公司
- 2018-06-29 - 2019-01-15 - G06F7/57
- 所公开的实施例涉及用于利用立即数值的矢量运算的指令。在一个实施例中，一种系统包括存储器和处理器，所述处理器包括要从代码存储装置中提取指令的提取电路，所述指令包括运算码、用以指定目的地矢量寄存器的目的地标识符、第一立即数和用以指定写掩码寄存器的写掩码标识符，所述写掩码寄存器包括与每个目的地矢量寄存器元素相对应的至少一个位，所述至少一个位用以指定目的地矢量寄存器元素被掩蔽还是未掩蔽；解码电路，其要解码所提取的指令；以及执行电路，其要执行所解码的指令以使用写掩码寄存器来确定目的地矢量寄存器中的未掩蔽元素，并且当运算码指定要广播时，将第一立即数广播至目的地矢量寄存器中的一个或多个未掩蔽的矢量元素。
- 数据运算调度处理方法及装置、存储介质、处理器-201810777760.1
- 刘喆 - 精硕科技（北京）股份有限公司
- 2018-07-16 - 2019-01-01 - G06F7/57
- 本发明公开了一种数据运算调度处理方法及装置、存储介质、处理器。其中，该数据运算调度处理方法包括：发送调度请求，其中，调度请求用于对数据进行运算得到运算结果；接收到失败信息，其中，失败信息用于指示对数据进行的运算出现失败；从失败信息中获取运算的失败原因信息；根据失败原因对运算进行调整，并再次发起调度请求。本发明解决了数据运算调度无法自适应调节的技术问题。
- 算术逻辑单元-201310529403.0
- 吉尔·伊斯雷尔·多贡;尤斯·阿尔贝里;约瑟夫·克雷宁 - 无比视视觉技术有限公司
- 2013-10-31 - 2018-12-14 - G06F7/57
- 本发明涉及一种算术逻辑单元ALU，其包括被连接到多个数据通道以驱动第一数据到数据通道的第一路由网格；被连接到数据通道以驱动第二数据到数据通道的第二路由网格。每个数据通道包括多个，例如N个，函数单元，函数单元具有来自第一路由网格的第一输入和来自第二路由网格的第二输入。函数单元成对地计算在各自的第一输入上的相应的第一数据和在各自的第二输入上的相应的第二数据的函数。每个数据通道包括具有适于从函数单元接收K′位每字的输入的缩减单元。缩减单元被配置为执行缩减操作，该缩减操作被配置为输出具有缩减了数目的J′位每通道的输出结果，其中J′小于N乘以K′。
- 具有可重新配置的算法流水线核和算法匹配流水线编译器的处理器-201780020270.0
- 罗伯特·卡蒂勒 - ICAT有限责任公司
- 2017-01-26 - 2018-11-23 - G06F7/57
- 算法匹配流水线编译器和可重复使用的算法流水线核包括系统。可重复使用的算法流水线核是具有流水线结构的可重新配置的处理核，该流水线结构包括：具有用于编程由设置数据确定的多个操作中的任何操作的设置接口的处理器；用于编程查找表、循环计数器和常量寄存器的逻辑决策处理器；以及存储器块。这可以用于执行功能。可重新配置的可编程电路在处理算法期间，根据需要将来自一个核的数据和结果路由到另一个核和/或IO控制器和/或中断发生器以完成算法，而无需来自中央或外围处理器的进一步干预。
- 用来执行用于机器学习的浮点和整数操作的指令和逻辑-201810394160.7
- H.考尔;M.A.安德斯;S.K.马修;姚安邦;J.雷;P.T.唐;M.S.斯特里克兰德;X.陈;T.斯派斯曼;A.R.阿普;A.科克;K.辛哈;B.温布;N.C.G.冯博里斯;E.努尔维塔迪;R.巴里克;T-H.林;V.兰加纳坦;S.雅哈吉达尔 - 英特尔公司
- 2018-04-27 - 2018-11-13 - G06F7/57
- 一个实施例提供了包括具有在整数数据路径和浮点数据路径之间共享的加法器和乘法器的计算单元的机器学习硬件加速器，到乘法器的输入操作数的高位要在浮点操作期间被门控。
- 专用处理块中的混合精度浮点运算电路-201810200995.4
- M.朗哈默尔 - 英特尔公司
- 2018-03-12 - 2018-10-23 - G06F7/57
- 本发明公开了专用处理块中的混合精度浮点运算电路。本实施例涉及具有高效地执行混合精度浮点算术运算的电路的集成电路。可以在专用处理块中实施这样的电路。该专用处理块可以包括用来支持各种不同使用模式的可配置互连电路。例如，该专用处理块可以以第一浮点精度实施定点加法、浮点加法、定点乘法、浮点乘法、两个乘法的求和，其中转型或不转型成第二浮点精度，并且后者跟随着以第二浮点精度的后续加法（如果需要的话），仅举几个例子。在一些实施例中，两个或更多专用处理块可以以级联链来布置并且一起执行更多复杂操作（诸如具有第一浮点精度的浮点数的两个向量的递归模式点积）且输出以第二浮点精度的点积。
- 一种浮点数尾数前导零检测方法及装置-201410829438.0
- 姜莹 - 联想(北京)有限公司
- 2014-12-26 - 2018-10-12 - G06F7/57
- 本发明提供一种浮点数尾数前导零检测方法及装置，其中浮点数尾数前导零检测方法，包括：将每个取值为1的尾数在浮点数的所有尾数中的位置分别以一种进制下的数据表示；从所有在所述进制下的数据中选取最大数据，其中所述最大数据是取值大于其他数据取值的数据；依据所述浮点数的所有尾数总个数和所述最大数据，得到所述浮点数的尾数中前导零的个数。也就是说本发明将寻找取值为1的尾数的位置转换为寻找最大数据的过程，这样就不需要依次对取值为1的尾数的位置进行判断，减少判断导致的检测延迟，提高检测速度。
- 用于算术递归的系统、装置和方法-201810001930.7
- R·K·V·马拉迪;E·乌尔德-阿迈德-瓦尔 - 英特尔公司
- 2018-01-02 - 2018-07-10 - G06F7/57
- 本申请公开了用于算术递归的系统、装置和方法。例如，执行电路执行经解码的指令以将来自第一紧缩数据源操作数的最低有效紧缩数据元素位置的数据值广播到多个算术电路，并且对于第二紧缩数据源操作数的不同于最低有效紧缩数据元素位置的每个紧缩数据元素位置，对来自第二紧缩数据源操作数的该紧缩数据元素位置的数据值和来自第二紧缩数据源操作数的具有更低位置有效性的紧缩数据元素位置的所有数据值与来自第一紧缩数据源操作数的最低有效紧缩数据元素位置的经广播的数据值执行由指令定义的算术操作，并且将每个算术操作的结果存储在紧缩数据目的地操作数的与第二紧缩数据源操作数的最高有效紧缩数据元素位置对应的紧缩数据元素位置中。
- 用于浮点到整数变换的舍入注入方案-201410805754.4
- E.C.昆内尔 - 三星电子株式会社
- 2014-12-22 - 2018-06-19 - G06F7/57
- 本发明公开了用于浮点到整数变换的舍入注入方案。根据一个基本方面，一种浮点变换装置可以包括存储器、归一化引擎、查找表和加法器。所述存储器可以被配置为存储以浮点格式为格式的浮点数。所述归一化引擎可以被配置为使浮点数的至少一部分归一化以生成归一化数。所述查找表可以被配置为基于专用于将浮点数变换为整数的一组预定义的舍入值生成注入常数。所述加法器可以被配置为通过将归一化数和注入常数相加生成整数结果。 1
- 一种浮点向量加速方法及装置-201711378427.5
- 海明;王英力;宋风合 - 北京云知声信息技术有限公司
- 2017-12-19 - 2018-06-12 - G06F7/57
- 本发明是关于一种浮点向量加速方法及装置。该装置包括：算数逻辑单元、控制器、缓存单元及缓存互连单元，其中，所述缓存单元包括6个缓存模块；所述缓存单元通过所述缓存互联单元接收数据，并将所述数据存储到相应的缓存模块；所述算数逻辑单元，通过所述控制器获取向量运算指令，根据所述向量运算指令从对应的缓存模块中获取运算对象进行相应运算，并将得到的运算结果通过所述缓存互连单元发送到所述向量运算指令指定的缓存模块存储。该技术方案更加灵活、高速、准确地完成浮点向量的计算，节约了CPU的资源开销。
- 一种基于FPGA实现互相关运算的方法-201710956434.2
- 孙桂玲;贾珺;赵唯荐;郑博文 - 南开大学
- 2017-10-11 - 2018-05-29 - G06F7/57
- 本发明公开了一种基于现场可编程门阵列(FPGA)实现互相关运算的方法。首先通过AD采样模块进行两路信号采集，然后将采集到的数据存入FPGA的随机存取存储器(RAM)中，之后从RAM中取出数据进行互相关运算，将运算的结果通过以太网发送给上位机，最终实现了基于FPGA对两路信号的互相关运算。
- 一种基于B/S架构下的高精度计算方法-201711318462.8
- 郭海凤;徐永华;曹林;陈月霞;陆雨花;刘晶;吕艳琳 - 金陵科技学院
- 2017-12-12 - 2018-05-01 - G06F7/57
- 本发明公开了一种基于B/S架构下的高精度计算，它涉及计算机技术领域；所述高精度计算指参与运算的数，范围远远超出了标准数据类型、长整型、实型等，能表示的范围的运算。本发明设计包括加、减、乘、除运算的算法。并将运行该高度计算算法的计算机(服务器)接入互联网，利用了B/S架构的优点，用户只需要打开一个网址，输入待计算的数据，即可获取相应的计算结果。本发明能够实现上千位数据的加减乘除计算，运算速度快、运算精度高等优点。
- 一种数据链路传输过程的浮点数据保护方法-201510347139.8
- 陈云;成龙;黄一敏;夏斌;张共济 - 南京航空航天大学
- 2015-06-19 - 2018-04-17 - G06F7/57
- 本发明公开了一种数据链路传输过程的浮点数据保护方法，将传输过程中的浮点数据抽象出单精度浮点数和双精度浮点数的表示形式，然后对其进行位域操作构建其数据结构，然后排除其异常数和不合理数，得到正确的浮点数，从而解决了多字节数据链路传输过程中，由于浮点数据出错而导致的计算机死机或结果错误的问题，使得嵌入式系统具有更高的安全性和可靠性。
- 用于计算预测值的集成电路装置和方法-201180065584.5
- 尤瓦尔·佩莱德;伊扎克·巴拉克;伊丹·罗森贝格;多隆·舒佩尔;列夫·瓦斯克维奇 - 恩智浦美国有限公司
- 2011-01-21 - 2018-03-23 - G06F7/57
- 一种集成电路装置（105）包括被设置为执行分支预测的至少一个指令处理模块（100）。该至少一个指令处理模块（100）包括至少一个预测计算模块（150），该至少一个预测计算模块（150）被设置为接收用于预测函数的至少一个结果向量（220）以及因此至少一个条件参数值（230）作为输入，并且至少部分地基于至少一个接收的条件参数值（230）从所述至少一个结果向量（220）输出预测结果值（240）。
- 一种非线性函数计算装置及方法-201710777366.3
- 韩银和;许浩博;王颖 - 中国科学院计算技术研究所
- 2017-09-01 - 2018-01-16 - G06F7/57
- 本发明涉及一种非线性函数计算装置，包括查找单元，用于根据所述函数以及函数变量输入值确定对应的线性函数参数；以及计算单元，用于利用所述输入值和所述对应的线性函数参数进行计算。
- 一种可变浮点数据微处理器-201510449047.0
- 周海林 - 成都腾悦科技有限公司
- 2015-07-28 - 2018-01-16 - G06F7/57
- 本发明公开了一种可变浮点数据微处理器，浮点数由符号域、阶码域、尾数域组成，在程序使用自定义浮点数时需要配置自定义浮点配置寄存器0，自定义浮点配置寄存器1，自定义浮点配置寄存器2，自定义浮点配置寄存器3；自定义浮点数的组成顺序就是自定义浮点配置寄存器配置组成顺序，自定义浮点数组成顺序自定义浮点配置寄存器3，自定义浮点配置寄存器2，自定义浮点配置寄存器1，自定义浮点配置寄存器0；尾数域长度加阶码域长度加符号域长度等于浮点数据长度，否则产生异常。本发明在计算过程中可以改变浮点数中符号位、指数位和尾数位的顺序和长度，还有浮点数的宽度，可移植性好，而且可以表示更高精度的浮点数据，安全性也更高。
- 一种奇异值分解运算的加速方法、装置及系统-201710765950.7
- 李磊;王洪伟;李雪雷;丁良奎 - 郑州云海信息技术有限公司
- 2017-08-30 - 2017-12-22 - G06F7/57
- 本发明实施例公开了一种奇异值分解运算的加速方法、装置及系统，包括接收处理器发送的待处理的奇异值分解数据及点乘运算指令；依据点乘运算指令调用FPGA硬件电路实现的点乘运算算法，并依据点乘运算算法对待处理的奇异值分解数据进行处理，得到第一运算结果；将第一运算结果返回至处理器。本发明实施例通过FPGA并行计算平台实现奇异值分解运算中的点乘运算，在接收到处理器发送的待处理的奇异值分解数据及点乘运算指令后，调用FPGA硬件电路实现的点成算法以进行相应的计算，本发明实施例在实现并行运算、保证计算效率的同时，降低了运算过程中的功耗，从而降低了计算成本。
- 一种浮点数处理方法及装置-201510629934.6
- 潘昊 - 北京奇艺世纪科技有限公司
- 2015-09-29 - 2017-12-08 - G06F7/57
- 本发明实施例公开了一种浮点数处理方法及装置，方法包括获得第一目标浮点数X和第二目标浮点数Y；获得X与Y的运算法则；在X和Y均不为零的情况下，对阶X和Y；计算最终结果的阶码；将对阶后的X和Y的尾数分别进行分段，并分别计算X的尾数的每段数据与Y的尾数的每段数据的结果；根据计算结果，生成最终的尾数；根据最终的尾数和计算得到的阶码，生成计算结果；对生成的计算结果规格化处理，得到最终计算结果。应用本发明实施例，将高精度的浮点数的尾数进行分段，将每段尾数转化为单精度浮点数进行计算，使得不具备双精度浮点数计算能力的中低端GPU产品具备高精度浮点数的计算能力，提高了中低端GPU产品对高精度浮点数的计算能力。
- 一种浮点数处理方法及装置-201510629933.1
- 潘昊 - 北京奇艺世纪科技有限公司
- 2015-09-29 - 2017-12-08 - G06F7/57
- 本发明实施例公开了一种浮点数处理方法及装置，方法包括获得第一目标浮点数X和第二目标浮点数Y；获得X与Y的运算法则；判断X和Y是否均不为零；如果X和Y均不为零且X和Y的阶码不相等，则对阶X和Y；将对阶后的X和Y的尾数分别进行分段，并将每段数据转换成单精度浮点数；分别计算X和Y的尾数相应段数据的结果；根据计算得到的每段数据的结果，生成最终的尾数；进而生成计算结果；并对计算结果规格化处理。应用本发明实施例，将高精度的浮点数的尾数进行分段，将每段尾数转化为单精度浮点数进行计算，使得不具备双精度浮点数计算能力的中低端GPU产品具备高精度浮点数的计算能力，提高了中低端GPU产品对高精度浮点数的计算能力。
- 基于封装内查找表的可编程处理器-201710314728.5
- 张国飙 - 成都海存艾匹科技有限公司
- 2017-05-06 - 2017-11-14 - G06F7/57
- 为实现计算的编程，本发明提出一种基于封装内查找表的可编程处理器。它含有一逻辑芯片和一可编程存储芯片，它们位于同一封装中。可编程存储芯片含有一查找表电路（LUT），逻辑芯片含有一算术逻辑电路（ALC）。根据用户需求，LUT存储所需函数的相关数据。ALC对该函数相关数据进行算术运算。
- 基于背面查找表的可编程处理器-201710314741.0
- 张国飙 - 成都海存艾匹科技有限公司
- 2017-05-06 - 2017-11-14 - G06F7/57
- 为实现计算的编程，本发明提出一种基于背面查找表的可编程处理器。它含有一位于处理器衬底背面的查找表电路（LUT）和一位于处理器衬底正面的算术逻辑电路（ALC）。根据用户需求，LUT存储所需函数的相关数据。ALC对该函数相关数据进行算术运算。
- 专利分类
