[发明专利]一种铜互连结构的制作方法、铜互连结构及电子装置有效
| 申请号： | 201510563368.3 | 申请日： | 2015-09-07 |
| 公开（公告）号： | CN106505031B | 公开（公告）日： | 2019-12-31 |
| 发明（设计）人： | 邓浩 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/528 |
| 代理公司： | 11336 北京市磐华律师事务所 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种铜互连结构的制作方法、铜互连结构及电子装置，该制作方法包括：提供半导体衬底，在所述半导体衬底上形成具有沟槽的层间介电层；在所述沟槽侧壁上形成介电阻挡层；在所述介电阻挡层上形成导电阻挡层；在所述沟槽的剩余部分填充金属铜，以形成所述铜互连结构。本发明提出的铜互连结构的制作方法，由于采用介电阻挡层和导电阻挡层两层阻挡层，这样在保证一定阻挡能力，防止铜扩散到介电层中的前提下，又可以适当减小导电阻挡层的厚度，从而使用于互连的铜层的厚度相对增加，进而降低互连电阻，提高器件的电学性能。 | ||
| 搜索关键词： | 一种 互连 结构 制作方法 电子 装置 | ||
【主权项】：
1.一种铜互连结构的制作方法，其特征在于，包括：/n提供半导体衬底，在所述半导体衬底上形成具有沟槽的层间介电层；/n在所述沟槽侧壁上形成三硅基氮吸附层；/n处理所述三硅基氮吸附层以在所述沟槽侧壁上形成介电阻挡层；/n在所述介电阻挡层上形成导电阻挡层；/n在所述沟槽的剩余部分填充金属铜，以形成所述铜互连结构。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司，未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510563368.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
