[发明专利]一种电压缓冲器电路

摘要

本发明涉及一种电压缓冲器电路，包括第一缓冲器、第二缓冲器和浮动电流源Ifloat，第一缓冲器的输入端与正的输入参考电压VR_P连接，第一缓冲器的输出端与浮动电流源Ifloat的正端连接，作为电压缓冲器电路的正端输出Vrefp；第二缓冲器的输入端与负的输入参考电压VR_N连接，第二缓冲器的输出端与浮动电流源Ifloat的负端连接，作为电压缓冲器电路的负端输出Vrefn。本发明在一条公共支路上采用浮动电流源作为缓冲器输出端的负载，从而降低了功耗，提高了响应速度；两个缓冲器采用推挽式源跟随结构，进一步提高了响应速度；在上述源跟随结构的基础上引入负反馈来抑制电路存在的非线性，更进一步提高了响应速度。

主权项

一种电压缓冲器电路，其特征在于，所述电压缓冲器电路包括第一缓冲器(1)、第二缓冲器(2)和浮动电流源Ifloat，所述第一缓冲器(1)的输入端与正的输入参考电压VR_P连接，第一缓冲器(1)的输出端与浮动电流源Ifloat的正端连接，作为电压缓冲器电路的正端输出Vrefp；所述第二缓冲器(2)的输入端与负的输入参考电压VR_N连接，第二缓冲器(2)的输出端与浮动电流源Ifloat的负端连接，作为电压缓冲器电路的负端输出Vrefn，所述第一缓冲器(1)包括第一运算放大器A1和第一NMOS管MN1，第一运算放大器A1和第一NMOS管MN1连接，构成第一负反馈回路；所述第二缓冲器(2)包括第二运算放大器A2和第一PMOS管MP1，第二运算放大器A2和第一PMOS管MP1连接，构成第二负反馈回路，所述第一运算放大器A1的同相输入端作为第一缓冲器(1)的输入端，第一运算放大器A1的输出端与第一NMOS管MN1的栅极连接，第一NMOS管MN1的漏极接电源，第一NMOS管MN1的源极与第一运算放大器A1的反相输入端连接，作为第一缓冲器(1)的输出端；所述第二缓冲器(2)包括第二运算放大器A2和第一PMOS管MP1，第二运算放大器A2的同相输入端作为第二缓冲器(2)的输入端，第二运算放大器A2的输出端与第一PMOS管MP1的栅极连接，第一PMOS管MP1的漏极接地，第一PMOS管MP1的源极与第二运算放大器A2的反相输入端连接，作为第二缓冲器(2)的输出端。