[发明专利]一种电压缓冲器电路

说明书

技术领域

本发明涉及集成电路技术领域，尤其是一种电压缓冲器电路。

背景技术

随着无线通信、数字处理、数字雷达等应用系统的快速发展，人们对A/D转换器(ADC)的速度、精度、功耗等指标提出了更高的要求。电压缓冲器通常为A/D转换器提供A/D转换的参考电压，由于其有限的驱动能力引入了误差，影响了ADC的精度；由于缓冲器建立和稳定需要一定的时间，这又限制了ADC的速度；另外为使缓冲器在驱动其他模块时，能够快速建立并且稳定下来，缓冲器必须要足够大的摆率和带宽，这就迫使缓冲器需要有很大的静态电流，这导致电压缓冲器电路占据了整个ADC很大的功耗。总之，电压缓冲器对ADC的速度、精度、功耗有着直接的影响，因此一个快速响应并且稳定的高精度、低功耗的参考电路系统对整个ADC的设计有着重要意义。

传统的电压缓冲器电路由图1所示，通常由参考电压电路产生正端参考电压V_{R_P}和负端参考电压V_{R_N}，然后正、负端的参考电压V_{R_P}和V_{R_N}分别各自通过一个线性稳压电路(LDO)缓冲输出。这种电路存在一些缺点：①电路的功耗高，正、负端的参考电压V_{R_P}和V_{R_N}分别缓冲输入需要两个LDO，这极大地增大了电路的功耗；②缓冲器的响应速度慢，LDO的缓冲输出端的PMOS管为共源级的结构，其输出阻抗比较大，导致缓冲器响度速度慢；③缓冲器输出存在非线性，当输出端的负载电流比较大时，缓冲器的输出端V_refp(或V_refn)无法保持紧跟输入端V_{R_P}(或V_{R_N})的参考电压，导致缓冲器存在非线性。

对于上面电路的缺点，将图1中虚线框中的电路做了如图2所示的修改，正、负端的参考电压V_{R_P}和V_{R_N}通过一条公共支路缓冲输出V_refp和V_refn。这种电路结构虽然克服了图1中功耗高的缺点，但是却无法解决上面的提到的缺点②和③。

发明内容

本发明要解决的技术问题是克服现有的缺陷，提供一种低功耗、高精度、快速响应的电压缓冲器电路。

为了解决上述技术问题，本发明提供了如下的技术方案：

本发明一种电压缓冲器电路，包括第一缓冲器、第二缓冲器和浮动电流源I_float，第一缓冲器的输入端与正的输入参考电压V_{R_P}连接，第一缓冲器的输出端与浮动电流源I_float的正端连接，作为电压缓冲器电路的正端输出V_refp；第二缓冲器的输入端与负的输入参考电压V_{R_N}连接，第二缓冲器的输出端与浮动电流源I_float的负端连接，作为电压缓冲器电路的负端输出V_refn。

进一步地，第一缓冲器包括第一运算放大器A₁和第一NMOS管MN₁，第一运算放大器A₁和第一NMOS管MN₁连接，构成第一负反馈回路；第二缓冲器包括第二运算放大器A₂和第一PMOS管MP₁，第二运算放大器A₂和第一PMOS管MP₁连接，构成第二负反馈回路。

进一步地，第一运算放大器A₁的同相输入端作为第一缓冲器的输入端，第一运算放大器A₁的输出端与第一NMOS管MN₁的栅极连接，第一NMOS管MN₁的漏极接电源，第一NMOS管MN₁的源极与第一运算放大器A₁的反相输入端连接，作为第一缓冲器的输出端；第二缓冲器包括第二运算放大器A₂和第一PMOS管MP₁，第二运算放大器A₂的同相输入端作为第二缓冲器的输入端，第二运算放大器A₂的输出端与第一PMOS管MP₁的栅极连接，第一PMOS管MP₁的漏极接地，第一PMOS管MP₁的源极与第二运算放大器A₂的反相输入端连接，作为第二缓冲器的输出端。