[发明专利]一种电压缓冲器电路

权利要求书

1.一种电压缓冲器电路，其特征在于，所述电压缓冲器电路包括第一缓冲器(1)、第二缓冲器(2)和浮动电流源I_float，所述第一缓冲器(1)的输入端与正的输入参考电压V_{R_P}连接，第一缓冲器(1)的输出端与浮动电流源I_float的正端连接，作为电压缓冲器电路的正端输出V_refp；所述第二缓冲器(2)的输入端与负的输入参考电压V_{R_N}连接，第二缓冲器(2)的输出端与浮动电流源I_float的负端连接，作为电压缓冲器电路的负端输出V_refn，所述第一缓冲器(1)包括第一运算放大器A₁和第一NMOS管MN₁，第一运算放大器A₁和第一NMOS管MN₁连接，构成第一负反馈回路；所述第二缓冲器(2)包括第二运算放大器A₂和第一PMOS管MP₁，第二运算放大器A₂和第一PMOS管MP₁连接，构成第二负反馈回路，所述第一运算放大器A₁的同相输入端作为第一缓冲器(1)的输入端，第一运算放大器A₁的输出端与第一NMOS管MN₁的栅极连接，第一NMOS管MN₁的漏极接电源，第一NMOS管MN₁的源极与第一运算放大器A₁的反相输入端连接，作为第一缓冲器(1)的输出端；所述第二缓冲器(2)包括第二运算放大器A₂和第一PMOS管MP₁，第二运算放大器A₂的同相输入端作为第二缓冲器(2)的输入端，第二运算放大器A₂的输出端与第一PMOS管MP₁的栅极连接，第一PMOS管MP₁的漏极接地，第一PMOS管MP₁的源极与第二运算放大器A₂的反相输入端连接，作为第二缓冲器(2)的输出端。

2.根据权利要求1所述的电压缓冲器电路，其特征在于：所述第一缓冲器(1)还包括第一恒流源I_up和第二PMOS管MP₂，第一NMOS管MN₁和第二PMOS管MP₂连接，构成第三负反馈回路；所述第二缓冲器(2)还包括第二恒流源I_dw和第二NMOS管MN₂，第一PMOS管MP₁和第二NMOS管MN₂连接，构成第四负反馈回路，第一NMOS管MN₁的漏极、第二PMOS管MP₂的栅极和第一恒流源I_up的负端连接，第一恒流源I_up的正端接电源，第二PMOS管MP₂的源极接电源，第二PMOS管MP₂的漏极、第一NMOS管MN₁的源极和第一运算放大器A₁的反相输入端连接，作为第一缓冲器(1)的输出端；第一PMOS管MP₁的漏极、第二NMOS管MN₂的栅极和第二恒流源I_dw的正端连接，第二恒流源I_dw的负端接地，第二NMOS管MN₂的源极接地，第二NMOS管MN₂的漏极、第一PMOS管MP₁的源极与第二运算放大器A₂的反相输入端连接，作为第二缓冲器(2)的输出端。