[发明专利]一种体接电位PD‑SOIMOSFET二维阈值电压解析模型及其建立方法和阈值电压计算方法

摘要

本发明一种计算硅膜掺杂为高斯分布的体接电位的部分耗尽绝缘体上硅晶体管的二维阈值电压解析模型。考虑短沟效应的影响，采用分离变量的思想方法，将硅膜全耗尽并弱反型情况下耗尽区的电势分布函数分解为长沟器件电势分布函数与短沟器件电势分布函数的线性叠加。在边界条件制约下，通过求解硅膜耗尽区的泊松方程和拉普拉斯方程，得到电势分布函数的解析表达式。根据高斯定理求得栅氧化层两端的电压。并依据本发明对阈值电压的定义和电势分布函数模型，推导出硅膜掺杂为高斯分布的体接电位的部分耗尽绝缘体上硅晶体管的二维阈值电压解析模型。物理概念清晰，无需经验参数，计算精度高，提供了考虑短沟效应的PD‑SOI器件的阈值电压解析模型。

主权项

一种体接电位PD‑SOI MOSFET二维阈值电压解析模型建立方法，其特征在于，包括如下步骤，步骤1，建立PD‑SOI MOSFET器件；步骤2，对应PD‑SOI MOSFET器件中具体的离子注入方法，拟合出硅膜内杂质高斯分布的解析表达式；步骤3，采用分离变量法，将考虑短沟效应的硅膜耗尽区二维电势分布函数分解为长沟器件电势分布函数与短沟器件电势分布函数之和的形式；通过求解泊松方程得到长沟器件电势分布函数的解析表达式，求解拉普拉斯方程得到短沟器件电势分布函数的解析表达式；然后将求解得到的长沟器件电势分布函数和短沟器件电势分布函数相加，得到完整的硅膜耗尽区二维电势分布函数；步骤4，根据PD‑SOI MOSFET器件虚拟阴极的定义，结合长沟器件的电势解析表达式与短沟器件的电势解析表达式得到虚拟阴极的位置；步骤5，根据实际的PD‑SOI MOSFET工艺中，硅膜内杂质掺杂为高斯分布，其平均掺杂浓度在1017～1018cm‑3的数量级，得到阈值电压遵循虚拟阴极点的电势等于两倍体内费米电势时的栅极电压就是阈值电压的定义，由硅膜耗尽区二维电势分布函数得到栅氧化层两端的电压，从而得到该二维阈值电压解析模型的解析式，建立该二维阈值电压解析模型；该体接电位PD‑SOI MOSFET二维阈值电压解析模型的解析式为：其中，VTH为阈值电压，VFB为栅氧化层两端的平带电压，为体内费米电势，toxf是栅氧层厚度，Nos为离子注入进入硅膜后，高斯分布函数的掺杂浓度偏移系数，εox为二氧化硅相对介电常数，是在硅膜掺杂浓度为高斯分布的条件下，栅极下的最大耗尽层宽度，σ为高斯分布函数的离子扩展宽度，Np为高斯分布函数的相对峰值，q为电子电荷量，εsi为硅相对介电常数，L为沟道长度；a1=2π{(VD′-VG′ϵsiϵoxtoxf)(WTπ)sin(πWTϵsiϵoxtoxf)+q·NB(x)‾ϵsi(WTπ)2[cos(πWTϵsiϵoxtoxf)-cos(πWT(ϵsiϵoxtoxf+xdmax))]-(WTπ)(1ϵox-1ϵsi)sin(πWT(ϵsiϵoxtoxf+xdmax))·[ϵsiϵsiϵoxtoxf+xdmax(VG′-Vbody′)-q·NB(x)‾(tsiϵsiϵoxtoxf+xdmax)(tsi2+ϵsiϵoxtoxf)]}---(16.1);]]>c1=2π{(VS′-VG′ϵsiϵoxtoxf)(WTπ)sin(πWTϵsiϵoxtoxf)+q·NB(x)‾ϵsi(WTπ)2[cos(πWTϵsiϵoxtoxf)-cos(πWT(ϵsiϵoxtoxf+xdmax))]-(WTπ)(1ϵox-1ϵsi)sin(πWT(ϵsiϵoxtoxf+xdmax))·[ϵsiϵsiϵoxtoxf+xdmax(VG′-Vbody′)-q·NB(x)‾(tsiϵsiϵoxtoxf+xdmax)(tsi2+ϵsiϵoxtoxf)]}---(15.1);]]>WT=ϵsiϵox·toxf+xdmax---(14);]]>在公式(16.1)、(15.1)和(14)中，为硅膜掺杂浓度的平均值，toxf是栅氧层厚度nm，tsi是硅膜厚度nm，Vbody′为硅膜耗尽区之外的电压；VD′＝VDS+VBI              (17.1)；VS′＝VS+VBI               (17.2)；VG′＝VG‑VFB               (17.3)；公式(17.1)、(17.2)中：VDS为漏源电压，VS为源端电压，VG为栅极电压，VBI为源区/漏区与硅膜的内建电势差；公式(17.3)中的VFB为栅氧化层两端的平带电压。