[发明专利]用于高频电路设计的LDMOS晶体管及其制备方法

摘要

本发明适用于半导体器件领域，提供了一种用于高频电路设计的LDMOS晶体管及其制备方法，该晶体管具有BNL-PSOI-LDMOS的结构。本发明同时引入部分绝缘层上硅PSOI和N型硅埋层(Buried N-type Layer，BNL)两种结构，使得高压LDMOS器件硅膜层容纳载流子的能力更强，从而使得电流增大，导致器件的导通电阻(On-resistance，Ron)降低；另一方面，N型硅埋层可以向漏区下方的埋氧层中引入更多的电场，从而提高器件的耐压能力，同时由于PSOI引入的硅窗口，使得衬底层也可以分担部分电压，可以进一步提高器件的耐压能力，从而晶体管的击穿电压(Breakdown Voltage，BV)最高。因此，本发明为高压SOI-LDMOS进一步的性能优化，以及高压集成电路设计提供了一个新的选择。

主权项

一种用于高频电路设计的LDMOS晶体管及其制备方法，其特征在于，所述LDMOS晶体管依次包括：一衬底层；一部分氧化层，其第一部分为硅窗口，第二部分为埋氧层；一硅膜层，在其与所述部分氧化层相邻的一面，包括与所述埋氧层相邻的N型硅埋层，在其远离所述部分氧化层的一面，包括源区和漏区；源区、漏区、N型硅埋层之间通过漂移区隔离，而源区与漂移区之间还有用于形成沟道的绝缘层；其中，N型硅埋层的掺杂浓度大于漂移区的掺杂浓度；一器件顶层，其包括与所述源区相邻的源电极、与所述漏区相邻的漏电极、与所述沟道相邻的栅氧化层、覆盖于所述栅氧化层之上的栅电极、与所述漂移区相邻且与所述栅氧化层相连的扩展氧化层；所述扩展氧化层的厚度大于所述栅氧化层的厚度，且扩展氧化层靠近沟道的部分覆盖有梯步栅电极。