[发明专利]制备ESD器件的方法、ESD器件有效
| 申请号： | 201510059306.9 | 申请日： | 2015-02-04 |
| 公开（公告）号： | CN105990230B | 公开（公告）日： | 2019-04-26 |
| 发明（设计）人： | 赵猛 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H01L21/77 | 分类号： | H01L21/77;H01L27/02;H01L21/336;H01L21/265 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 201203 上海市*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体制造技术领域，尤其涉及一种制备ESD器件的方法、ESD器件，基于传统制备MOS器件(如PMOS或NMOS器件)的基础上，通过采用ESD离子注入掩膜版，以打开位于源/漏区上方的介质层，并利用湿法刻蚀工艺于硅衬底中形成上宽下窄的V型沟槽，继续于该V型沟槽中生长离子掺杂浓度不同的两个外延层，以在源/漏区形成三角形的外延应力层(即底部外延层)，进而在不进行ESD离子注入工艺的前提下，实现增强沟道表面应力及优化ESD触发电压的目的，在有效改善器件SEC的同时，还能大大提高ESD器件的性能。 | ||
| 搜索关键词： | 制备 esd 器件 方法 | ||
【主权项】：
1.一种制备ESD器件的方法，其特征在于，所述方法包括：提供一设置有阱区的硅衬底，并于所述阱区之上制备介质层；采用ESD离子注入掩膜版，刻蚀所述介质层至所述阱区的上表面，以形成互连孔；刻蚀所述互连孔所暴露的所述阱区，并停止在所述硅衬底中，以形成位于所述互连孔下方的V型沟槽；于所述V型沟槽中制备具有第一掺杂浓度的底部外延层后，继续制备具有第二掺杂浓度的顶部外延层，以充满所述V型沟槽；其中，所述第二掺杂浓度大于所述第一掺杂浓度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201510059306.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种电力施工用的便捷式放线架
- 下一篇：一种电力施工用的钢丝绳盘线架
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
