[发明专利]一种双CPU延迟控制电路有效
| 申请号： | 201410669794.0 | 申请日： | 2014-11-20 |
| 公开（公告）号： | CN105680837B | 公开（公告）日： | 2019-03-22 |
| 发明（设计）人： | 肖振隆;蔡运文;张航其;陈茹涛;蔡炎平 | 申请（专利权）人： | 厦门雅迅网络股份有限公司 |
| 主分类号： | H03K17/28 | 分类号： | H03K17/28 |
| 代理公司： | 厦门市首创君合专利事务所有限公司 35204 | 代理人： | 连耀忠;林燕玲 |
| 地址： | 361000 福建*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种双CPU延迟控制电路，包括单稳态延迟电路、一主CPU控制信号输入端、一第一二极管、一第二二极管和一从CPU控制信号输出电路；该单稳态延迟电路设有外部触发信号输入端，其输出端连接第二二极管的正极；该主CPU控制信号输入端连接第一二极管的正极；该第一二极管负极和第二二极管负极均连接从CPU控制信号输出电路输入端，通过单稳态延迟电路对外部触发信号进行延迟处理，让从CPU先一步启动以达到相应部分功能先启动，而后，当主CPU启动后由主CPU接管从CPU的电源控制，以达到整体功能的控制。 | ||
| 搜索关键词： | 一种 cpu 延迟 控制电路 | ||
【主权项】：
1.一种双CPU延迟控制电路，其特征在于：包括单稳态延迟电路、一主CPU控制信号输入端、一第一二极管、一第二二极管和一从CPU控制信号输出电路；该单稳态延迟电路设有外部触发信号输入端，其输出端连接第二二极管的正极，并设置成：单稳态延迟电路输入输出为高电平有效，当外部触发信号输入为低电平时，其输出端为低电平；外部触发信号输入由低电平变为高电平时，其输出先为高电平，延迟一定时间后变为低电平；该主CPU控制信号输入端连接第一二极管的正极；该第一二极管负极和第二二极管负极均连接从CPU控制信号输出电路输入端，该从CPU控制信号输出电路设置成：其输入输出为高电平有效，当输入端为高电平时，输出也为高电平；当输入端为低电平时，输出端也为低电平。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门雅迅网络股份有限公司，未经厦门雅迅网络股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410669794.0/，转载请声明来源钻瓜专利网。
- 上一篇：一种用于瓦形磁体的内弧面基准磨床
- 下一篇：一种手机壳自动磨砂装置
