[发明专利]一种双CPU延迟控制电路

说明书

一种双CPU延迟控制电路，包括单稳态延迟电路、一主CPU控制信号输入端、一第一二极管、一第二二极管和一从CPU控制信号输出电路；该单稳态延迟电路设有外部触发信号输入端，其输出端连接第二二极管的正极；该主CPU控制信号输入端连接第一二极管的正极；该第一二极管负极和第二二极管负极均连接从CPU控制信号输出电路输入端，通过单稳态延迟电路对外部触发信号进行延迟处理，让从CPU先一步启动以达到相应部分功能先启动，而后，当主CPU启动后由主CPU接管从CPU的电源控制，以达到整体功能的控制。

技术领域

本发明涉及电子设备控制电路领域，特别是一种双CPU延迟控制电路。

背景技术

在电子产品设计领域，双CPU的应用非常广泛，在一些较为复杂的应用系统中为解决单片机硬件资源的不足，速度慢等缺点，往往采用双CPU或者多CPU等设计方案。通过多CPU之间的数据交换来提高整个系统的性能。在多CPU系统中往往涉及到CPU的主从关系，主CPU需要对从MCU电源进行控制，同时在部分环境下，处于MCU中的部分功能要比主CPU早一步实现，如，车载终端中的CAN发送。这就要求在这特定的条件下MCU要比主CPU先启动。

发明内容

本发明的主要目的在于提出一种双CPU延迟控制电路，在外部触发信号的激活下从CPU能够早于主CPU启动，同时主CPU启动后能够恢复对从CPU的电源控制，从而不影响整机功能的控制。

本发明采用如下技术方案：

一种双CPU延迟控制电路，其特征在于：包括单稳态延迟电路、一主CPU控制信号输入端、一第一二极管、一第二二极管和一从CPU控制信号输出电路；该单稳态延迟电路设有外部触发信号输入端，其输出端连接第二二极管的正极，并设置成：单稳态延迟电路输入输出为高电平有效，当外部触发信号输入为低电平时，其输出端为低电平；外部触发信号输入为低电平变为高电平时，其输出先为高电平，延迟一定时间后变为低电平；该主CPU控制信号输入端连接第一二极管的正极；该第一二极管负极和第二二极管负极均连接从CPU控制信号输出电路输入端，该从CPU控制信号输出电路设置成：其输入输出为高电平有效，当输入端为高电平时，输出也为高电平；当输入端为低电平时，输出端也为低电平。

优选的，所述单稳态延迟电路包括第一电阻、第二电阻、第三电阻、第四电阻、第五电阻，第六电阻，第一电容、第一三极管、第二三极管和电源VCC；该电源VCC与第一电阻、第二电阻和第五电阻一端相连；该第一电阻另一端连接第一电容正极和第一三极管集电极；该第一电容负极连接第二电阻另一端和第三电阻一端；该第三电阻另一端连接第二三极管的基极；该第一三极管基极连接第四电阻一端和第六电阻一端；该第四电阻另一端作为所述外部触发信号输入端；该第六电阻另一端连接第五电阻另一端、第二三极管集电极和所述第二二极管正极；该第一三极管和第二三极管的发射极接地；所述的延迟时间由所述第一电容和第二电阻的数值决定。

优选的，所述第一、第二三极管相同NPN三极管。

优选的，所述从CPU控制信号输出电路包括第七电阻、第八电阻、第九电阻、第三三极管、电源VCC和场效应管，该第八电阻一端连接所述第一二极管负极和第二二极管负极，该第八电阻另一端连接第七电阻一端和第三三极管基极；该第七电阻另一端和第三三极管发射极均接地；该第三三极管集电极连接第九电阻一端和场效应管的栅极；该第九电阻另一端和场效应管的漏极均连接电源VCC；该场效应管的源极作为从CPU控制信号输出端。

优选的，所述场效应管采用P沟道MOS管。

由上述对本发明的描述可知，与现有技术相比，本发明具有如下有益效果：