[发明专利]片上测量电路及测量方法有效
| 申请号： | 201410522925.2 | 申请日： | 2014-09-30 |
| 公开（公告）号： | CN105527563B | 公开（公告）日： | 2018-09-14 |
| 发明（设计）人： | 杨梁;郑睿 | 申请（专利权）人： | 龙芯中科技术有限公司 |
| 主分类号： | G01R31/3187 | 分类号： | G01R31/3187 |
| 代理公司： | 北京同立钧成知识产权代理有限公司 11205 | 代理人： | 刘芳 |
| 地址： | 100095 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明实施例提供一种片上测量电路及测量方法，该电路包括：采样单元和统计单元；所述采样单元，用于对周期性的待测信号进行采样，得到采样信号；所述统计单元，用于统计所述采样单元采样得到的所述采样信号的周期性电平跳变的分布信息。本发明中，将待测信号进行采样得到采样信号后，统计采样信号的周期性电平跳变的分布信息，可以跟踪和捕捉到片上电路中的周期性信号，从而得到片上电路中关键信号的时间不确定性的量化结果，可以在芯片设计以及制造过程中作为参考，以便确定出更合适的裕量。 | ||
| 搜索关键词： | 测量 电路 测量方法 | ||
【主权项】：
1.一种片上测量电路，其特征在于，包括：采样单元和统计单元；所述采样单元，用于对周期性的待测信号进行采样，得到采样信号；所述统计单元，用于统计所述采样单元采样得到的所述采样信号的周期性电平跳变的分布信息；所述电路还包括：时间和数据处理单元，用于对所述待测信号进行相位调整，以及，对采样的时钟信号进行相位调整；所述采样单元具体用于根据所述时间和数据处理单元调整后的时钟信号，对经过所述时间和数据处理单元处理后的待测信号进行采样，得到所述采样信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于龙芯中科技术有限公司，未经龙芯中科技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410522925.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有低功耗扫描触发器的集成电路-201410711767.5
- 陆思安;王浩 - 恩智浦美国有限公司
- 2014-09-29 - 2019-11-08 - G01R31/3187
- 本发明涉及具有低功耗扫描触发器的集成电路。一种扫描‑可测试集成电路，包括第一触发器和第二触发器。第一触发器包括第一锁存器和第二锁存器，以及第二触发器包括第三锁存器和第四锁存器以及逻辑电路。在扫描测试的扫描‑移位模式期间，第一触发器将测试模板的第一比特移入第二触发器。接着第一触发器将测试模板的第二比特移入第二触发器。当第一比特和第二比特的逻辑状态相同时，逻辑电路将提供给第三锁存器的时钟信号失效，其中第三锁存器是主锁存器。第三锁存器和第四锁存器的输出端子保持在与第一比特相对应的逻辑状态，由此减小功率损耗。
- 可于异常状态下进行调试的系统芯片及其调试方法-201510018017.4
- 钱阔;胡德才;杨睿 - 扬智科技股份有限公司
- 2015-01-14 - 2019-03-05 - G01R31/3187
- 一种可于异常状态下进行调试的系统芯片及其调试方法。切换单元经由第一路径连接功能模块并经由第二路径连接至处理器的调试连接接口。引脚单元经由第三路径连接切换单元。控制模块接收输入数据并输出选择信号至切换单元，并且依据输入数据来决定选择信号的电平。切换单元根据选择信号而选择将第三路径导通至第一路径与第二路径其中之一。当第三路径导通至第二路径，调试平台经由调试连接接口对处理器进行调试程序。
- 用于提供输出参数的装置和方法以及传感器设备-201510895391.2
- A·莫里奇;H·维奇尼希 - 英飞凌科技股份有限公司
- 2015-10-14 - 2018-12-04 - G01R31/3187
- 本发明涉及用于提供输出参数的装置和方法以及传感器设备。一种用于提供输出参数的装置包括配置为重复地确定输出参数值的输出参数发生器电路。输出参数发生器电路包括强制用于确定输出参数值的至少一个电路块。此外，该装置包括：输出接口电路，配置为重复地传输输出参数到接收器；以及测试电路，配置为重复地测试输出参数发生器电路的至少一个强制电路块的基本功能。输出参数发生器电路的至少一个强制电路块在基本功能测试期间不可用于确定输出参数值。
- 用于3D装配缺陷检测的3D内置自测机制的系统及方法-201310757204.5
- 罗祥宝;林翠佩 - 奥特拉有限公司
- 2013-12-30 - 2018-10-19 - G01R31/3187
- 本发明涉及用于3D装配缺陷检测的3D内置自测系统。提供了用于改进3D装配缺陷检测的内置自测(BIST)机制的技术和机构。根据本公开的实施方式，所描述的机构和技术可以起到检测垂直连接3D器件中不同层的互连中的缺陷的作用，也起到检测3D集成电路的2D层中的缺陷的作用。另外，根据本公开的实施方式，提供技术和机构用于不仅确定集成电路中给定接口组中是否存在缺陷，而且确定缺陷可能存在缺陷的具体接口。
- 片上测量电路及测量方法-201410522925.2
- 杨梁;郑睿 - 龙芯中科技术有限公司
- 2014-09-30 - 2018-09-14 - G01R31/3187
- 本发明实施例提供一种片上测量电路及测量方法，该电路包括：采样单元和统计单元；所述采样单元，用于对周期性的待测信号进行采样，得到采样信号；所述统计单元，用于统计所述采样单元采样得到的所述采样信号的周期性电平跳变的分布信息。本发明中，将待测信号进行采样得到采样信号后，统计采样信号的周期性电平跳变的分布信息，可以跟踪和捕捉到片上电路中的周期性信号，从而得到片上电路中关键信号的时间不确定性的量化结果，可以在芯片设计以及制造过程中作为参考，以便确定出更合适的裕量。
- BIST的测试电路和测试方法-201410854937.5
- 邹定锴 - 南京天易合芯电子有限公司
- 2014-12-31 - 2018-07-13 - G01R31/3187
- 本发明实施例提供一种BIST的测试电路和测试方法，该测试电路包括：待测试电路、驱动电路、处理电路和计算电路；待测试电路的输入端与驱动电路的输出端连接；待测试电路的输出端与处理电路的输入端连接；处理电路的输出端与计算电路的输入端连接；所述驱动电路用于驱动所述待测试电路；所述处理电路用于消除所述待测试电路发送的数字信号的直流失调，并对消除直流失调后的所述数字信号进行滤波和陷波处理，获取测试信号和有效噪声信号；所述计算电路用于根据所述测试信号和所述有效噪声信号计算获取所述待测试电路的性能指标。通过内部集成处理电路和计算电路，直接获取需要的待测试电路的性能指标，有效提高测试待测试电路的效率。
- 芯片-201410625284.3
- 王金城 - 三星半导体（中国）研究开发有限公司;三星电子株式会社
- 2014-11-07 - 2018-03-27 - G01R31/3187
- 本发明提供一种芯片，所述芯片包括用于对芯片进行测试的测试模块，其特征在于，所述芯片还包括加密电路、测试控制电路，其中，加密电路从外部接收输入密码，将接收的输入密码与预定密码进行比较，并根据比较结果输出测试控制信号到测试控制电路，测试控制电路接收测试模块选择信号，并基于测试模块选择信号和测试控制信号输出测试信号到测试模块，以控制对芯片的测试。
- 嵌入式测试器-201480004919.6
- 乔舒亚·马松·费里 - 泰拉丁公司
- 2014-01-07 - 2018-02-27 - G01R31/3187
- 一种待测设备上用于测试待测设备的部件电路的测试器，所述测试器包括逻辑器，所述逻辑器通过固件配置以实施测试电路，所述测试电路包括协议发生器，所述协议发生器可被配置为生成协议；模式发生器，所述模式发生器可被配置为提供可根据所述协议中的一个或多个进行驱动的测试模式；和系统控制器，所述系统控制器用于响应于程序输入来选择用以测试所述部件电路的测试模式和协议。
- 用于单片堆叠集成电路测试的电路和方法-201410490077.1
- 桑迪·库马·戈埃尔;阿肖克·梅赫塔 - 台湾积体电路制造股份有限公司
- 2014-09-23 - 2017-09-29 - G01R31/3187
- 本发明提供了一种单片堆叠集成电路(IC)，该电路在它的其中一个上层中具有高良率层(KGL)测试电路和扫描段。该测试电路包括连接到扫描段并连接到IC的第二层的多个输入端、输出端和多路复用器。该测试电路还包括多个控制元件，使得堆叠IC的扫描测试可以在逐层的基础上进行。本发明涉及用于单片堆叠集成电路测试的电路和方法。
- 数据接收装置及其测试方法-201310115795.6
- 蔡现洙;辛钟信 - 三星电子株式会社
- 2013-04-03 - 2017-08-04 - G01R31/3187
- 一种数据接收器装置包括逻辑单元，被配置为产生测试模式信号，在测试模式中接收测试结果信号，并且在测试模式中，将测试模式信号与测试结果信号进行比较来执行测试。数据接收器还包括系统频率控制电路，被配置为用从逻辑单元接收的乘法因子乘以参考时钟信号，并输出测试时钟信号；输出端，被配置为基于测试时钟信号对测试模式信号进行串行化，并且输出输出信号；输入端，被配置为基于输出信号从输入信号中恢复数据信号和数据时钟信号，基于数据时钟信号对数据信号进行串并行转换，并将测试结果信号输出到逻辑单元。
- FPGA内部功能自诊断方法与系统-201511006206.6
- 许爱东;陈波;蒋愈勇;姚浩;陈浩敏;习伟;饶宏;李鹏;郭晓斌;王辉;周涛;袁海涛;陈秋荣;徐万方;徐子利;周柯;徐长宝;陈理;刘晓华 - 中国南方电网有限责任公司电网技术研究中心;南方电网科学研究院有限责任公司;北京四方继保自动化股份有限公司;广西电网有限责任公司电力科学研究院;贵州电网有限责任公司电力科学研究院
- 2015-12-25 - 2017-07-04 - G01R31/3187
- 本发明提供一种FPGA内部功能自诊断方法与系统，对FPGA的输入报文添加CRC校验和，对FPGA的输出报文进行CRC校验，并计数FPGA的输出报文中CRC错误报文的数量，根据CRC错误报文的数量，并通过漏桶算法判断FPGA是否持续出现异常，当FPGA持续出现异常时，发出报警信号。整个过程中，采用CRC校验和漏桶算法，判断FPGA是否持续出现异常，当出现异常时发出告警信号，实现FPGA内部功能自诊断，有效提高FPGA的可靠性。
- 利用既有的功能脚位实现通信接口的芯片-201410151252.4
- 周文华 - 汤铭科技股份有限公司
- 2014-04-15 - 2017-06-23 - G01R31/3187
- 本发明为一种利用既有的功能脚位实现一通信接口的芯片，其有利于生产测试的便利性。通信接口电路为电性连接一电源输入端与一电源输出端，当电源输入端无讯号输入且电源输出端接收一输入电源时，通信接口电路会截止时脉振荡单元及电源转换器的原有功能并将时脉振荡单元的时脉输出端与电源转换器的电源输入端转换为通信接口电路的讯号输出端与讯号输入端，通信接口电路透过讯号输出/入端与测试机台连结，据此接收测试指令进入指定测试模式下进行测试并将测试结果回传。如此可进一步节省测试成本。
- 自测试集成电路-201480025281.4
- T·尼古因 - 菲尼萨公司
- 2014-03-07 - 2017-03-08 - G01R31/3187
- 在示例中，自测试集成电路(IC)包括N个通道i和控制器，其中i是从1到N的整数。每一个通道i可以包括时钟和数据恢复电路(CDR)，伪随机比特流(PRBS)生成器电路，以及PRBS检查器和目视质量监视(EQM)电路。该控制器可以被配置成在自测试期间在菊花链中有选择地耦合通道i。
- 检测光模块固件丢失的测试装置-201620763628.1
- 邓彬 - 四川泰瑞创通讯技术股份有限公司
- 2016-07-20 - 2016-12-14 - G01R31/3187
- 本实用新型公开的一种检测光模块固件丢失的测试装置，旨在提供一种结构简单，检测方便，能够避免因固件丢失导致光模块失效的检测光模块固件丢失的测试装置。本实用新型通过下述技术方案予以实现：在测试印制电路板PCB上设有电连接可编程逻辑电路的告警灯、蜂鸣器和电源控制模块，检测待测光模块时，待测光模块电连接在可编程逻辑电路与电源控制模块之间。本实用新型非常适合研发阶段和在生产中的最后出货阶段测试光模块的固件是否有丢失的情况。
- 检测光模块固件丢失的测试方法-201610571848.9
- 邓彬 - 四川泰瑞创通讯技术股份有限公司
- 2016-07-20 - 2016-12-07 - G01R31/3187
- 本发明公开的一种检测光模块固件丢失的测试方法，旨在提供一种结构简单，检测方便，能够避免因固件丢失导致光模块失效的检测光模块固件丢失的测试方法。本发明通过下述技术方案予以实现：在测试印制电路板PCB上设有电连接可编程逻辑电路的告警灯、蜂鸣器和电源控制模块，检测待测光模块时，待测光模块电连接在可编程逻辑电路与电源控制模块之间。本发明非常适合研发阶段和在生产中的最后出货阶段测试光模块的固件是否有丢失的情况。
- 建立扫描测试架构的方法和集成电路与电子装置-201510093374.7
- 任建国 - 联发科技(新加坡)私人有限公司
- 2015-03-03 - 2016-10-05 - G01R31/3187
- 本发明提供一种集成电路，包括：测试存取端口，支持压缩扫描测试架构；时钟控制单元，用以根据来自该测试存取端口的测试时钟以及阶段选择信号，产生复数扫描时钟信号；复数压缩扫描电路，其中当来自该测试存取端口的扫描致能信号成立时，每一该压缩扫描电路根据该扫描时钟信号之一以及来自该测试存取端口的测试输入而产生第一数据；以及选择器，用以根据该阶段选择信号，选择性地提供该第一数据之一至该测试存取端口，以作为测试输出。通过利用本发明，可降低位移功率消耗以及电流‑电阻位降。
- 一种测试数据压缩方法、数据解压缩装置及解压缩方法-201310438999.3
- 涂吉;王子龙;李立健 - 中国科学院自动化研究所
- 2013-09-24 - 2014-01-08 - G01R31/3187
- 本发明公开了一种确定性自测试的测试数据压缩方法、数据解压缩装置和数据解压缩方法。所述压缩方法包括：聚类压缩，以及聚类压缩与输入精简压缩和移位压缩的结合。所述数据解压缩装置包括：比特计数器、向量计数器、移位计数器、聚类移位寄存器、地址计数器、比较器、异或门、输入压缩寄存器、反相器。本发明提出的上述方案由于采用了聚类移位输入精简压缩方法，对难测故障的测试数据先进行输入压缩，再将输入压缩后的测试数据进行聚类压缩，最后对聚类压缩后的测试数据进行移位压缩，使得最终需要存储在内建自测试电路ROM中的存储单元减少，节省了内建自测试电路的硬件开销。
- 使用内置器件标准接口的测试装置和半导体设备-200980127150.6
- 渡边大辅;冈安俊幸 - 株式会社爱德万测试
- 2009-07-09 - 2011-06-08 - G01R31/3187
- 接口电路经由与主总线不同的测试控制总线BUS3连接到ATE，接收从ATE输出的控制信号，并且根据该控制信号控制多个BIST电路。此外，DUT被配置成，使得ATE能够经由测试控制总线读出该控制信号所指定的测试结果信号。BISI同步控制单元生成第一控制信号和第二控制信号，并且将这些信号经由测试控制总线提供给DUT，所述第一控制信号用于各个地控制包含在DUT中的多个BIST电路，所述第二控制信号用于读取BIST电路所生成的测试结果信号。
- 监控和调整电路性能的方法-200880116334.8
- A·迪克西特;R·A·希尔德;S·R·博伊尔 - 甲骨文国际公司
- 2008-09-24 - 2011-02-23 - G01R31/3187
- 一种测试在电子系统中实现的集成电路的方法。所述方法包括使在工作系统(例如，在计算机系统)中实现的集成电路(或其一部分)进入离线状态。设置集成系统的电参数(例如，电压，时钟频率等)，并进行内置自测试(BIST)。记录在BIST期间的任何失效。随后对电参数的多个预定值中的每个值重复所述测试，记录发生的任何失效。一旦完成了测试，就确定每个预定值的失效率和合格范围。
- 集成电路装置与其测量系统和方法-200910004643.2
- 谢明哲;李暐;谭瑞敏 - 财团法人工业技术研究院
- 2009-03-02 - 2010-09-08 - G01R31/3187
- 一种集成电路装置与其测量系统和方法。该集成电路装置至少包括基板和第一芯片。第一芯片可以通过多个凸块而堆叠在基板上，并且第一芯片具有多个第一导通孔。另外，多个第一传导元件可以分别对应形成在第一导通孔其中之一中，并且可以电性连接对应的第一凸块。特别的是，第一传感器可以配置在第一芯片上，以感测第一芯片的电阻值，并且产生第一组感测信号。此外，第一导线对可以将第一传感器电性连接至对应的第一传导元件。由此，第一组感测信号可以通过第一导线对、对应的第一传导元件和对应的第一凸块而传送至基板上的第一输出端。
- 用于高清晰度多媒体接口集成电路的自测电路-200680000048.6
- B·L·斯坦克利;R·D·米勒;易金刚 - 模拟设备股份有限公司
- 2006-04-12 - 2010-09-08 - G01R31/3187
- 一种高清晰度多媒体接口电路使用高清晰度多媒体接口编码器生成多个数据通道。与所述高清晰度多媒体接口编码器连接的输出电路从所述由高清晰度多媒体接口编码器生成的数据中生成多个高频数据通道。多路复用器选择用于采样的通道并且电容性耦合器电容性地耦合所述多路复用器和采样电路。采样电路生成与所述高频数据相对应的采样数据的，其中所述采样数据的时钟频率小于所述高频数据的时钟频率。测试电路比较所述采样数据与由高清晰度多媒体接口编码器生成的数据。
- 集成电路中的错误检测-201010148917.8
- S·亨兹勒;D·洛伦茨;M·沃恩肖弗 - 英飞凌科技股份有限公司
- 2010-02-26 - 2010-09-01 - G01R31/3187
- 本发明涉及集成电路中的错误检测。一种电子设备包括基于工作时钟信号而工作的集成电路，错误检测电路，以及与该错误检测电路耦合的控制电路。该控制电路被配置为从该集成电路的额定工作频率开始增大该工作时钟信号的频率，以估计该错误检测电路检测到错误时的频率增量，并将该工作时钟信号的频率重置为所述额定工作频率。
- 具有用于验证外部接口的功能性的自测试特征的集成电路-200880019923.4
- 斯里尼瓦斯·马达利 - 高通股份有限公司
- 2008-06-12 - 2010-03-24 - G01R31/3187
- 本发明描述一种具有用于验证外部接口功能性的自测试特征的集成电路。实例外部接口包括存储器接口及总线接口，例如外围组件互连(PCI)总线、高级高性能总线(AHB)、高级可扩展接口(AXI)总线及以高频(例如，200MHz或更高)操作的其它外部接口。测试逻辑可嵌入于所述集成电路上且经配置以在从外部测试设备接收电力及非测试信号的同时验证外部接口功能性。因而，外部测试设备可不将高频测试信号供应给所述集成电路。然而，外部测试设备可独立地验证所述集成电路的引脚接口的功能性。结果，所述集成电路可减少检验所述外部接口的功能性及时序所需的成本及时间。
- IC测试方法和设备-200880014544.6
- 阿米尔·齐亚约;曼纽尔·何塞·巴拉甘·阿西安;何塞·德耶稣·皮内达·德干维兹 - NXP股份有限公司
- 2008-04-30 - 2010-03-17 - G01R31/3187
- 一种集成电路包括被测器件和嵌入式测试电路。嵌入式测试电路包括多个工艺监测传感器(14)；门限电路(22)，用于将传感器信号与具有上限和下限的门限窗口比较；以及数字接口(17)，用于输出门限电路信号。工艺监测传感器(14)包括基于被测器件的电路元件的电路。这种布置能使用与被测器件嵌在一起的工艺监测传感器来监测电路元件性能，如晶体管特性，从而向传感器施加与向被测器件所施加的相同的工艺参数变化。传感器优选地与被测器件的物理布局匹配。
- 专利分类
