[发明专利]阵列基板的制作方法、阵列基板及液晶显示装置有效
申请号: | 201410323333.8 | 申请日: | 2014-07-08 |
公开(公告)号: | CN104112710B | 公开(公告)日: | 2017-01-18 |
发明(设计)人: | 柴立 | 申请(专利权)人: | 深圳市华星光电技术有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12;G02F1/1362;G02F1/1368 |
代理公司: | 深圳翼盛智成知识产权事务所(普通合伙)44300 | 代理人: | 黄威 |
地址: | 518132 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种阵列基板的制作方法、阵列基板及液晶显示装置,该阵列基板的制作方法包括在衬底基板上沉积第一金属层,并通过图形化处理形成扫描线;沉积第一绝缘层,并对第一绝缘层进行图形化处理;其中液晶显示面板两侧的阵列基板的第一绝缘层的厚度大于液晶显示面板中间的阵列基板的第一绝缘层的厚度;沉积半导体层以及第二金属层,并通过图形化处理形成数据线以及薄膜场效应晶体管;沉积第二绝缘层,并通过图形化处理形成接触孔;以及沉积透明电极层,并通过图形化处理形成所述像素电极。本发明在不影响液晶显示装置的开口率以及功耗的基础上,解决了显示画面的显示亮度不均的技术问题。 | ||
搜索关键词: | 阵列 制作方法 液晶 显示装置 | ||
【主权项】:
一种阵列基板的制作方法,所述阵列基板设置在相应的液晶显示面板中,其特征在于,所述制作方法包括:在衬底基板上沉积第一金属层,并通过图形化处理形成扫描线;沉积第一绝缘层,并对所述第一绝缘层进行图形化处理;其中所述液晶显示面板两侧的所述阵列基板的所述第一绝缘层的厚度大于所述液晶显示面板中间的所述阵列基板的所述第一绝缘层的厚度;其中图形化处理后的第一绝缘层的截面形状为具有一条曲边的曲边四边形,该曲边为凹弧状;沉积半导体层以及第二金属层,并通过图形化处理形成数据线以及薄膜场效应晶体管;沉积第二绝缘层,并通过图形化处理形成接触孔;以及沉积透明电极层,并通过图形化处理形成像素电极,其中所述像素电极通过所述接触孔与所述薄膜场效应晶体管连接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电技术有限公司,未经深圳市华星光电技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201410323333.8/,转载请声明来源钻瓜专利网。
- 上一篇:晶片封装体及其制造方法
- 下一篇:在半导体制造中降低超低k介电层损伤的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造