[发明专利]数模转换器

摘要

本发明涉及一种适用于2GSPS以上速率高精度数模转换器。该数模转换器，其包括时钟分配模块、输入锁存模块、数据译码模块、开关驱动模块、电流源阵列模块，带隙基准模块和偏置模块。该时钟分配模块包括数字域时钟分配模块和模拟域时钟分配模块。该输入锁存模块包括多个输入锁存子模块，数据译码模块包括多个数据译码子模块，每个输入锁存子模块对应一个数据译码子模块，数据多路并行输入到输入锁存子模块锁存再分别由对应数据译码子模块译码处理。所述数模转换器还包括N合一模块和N分频模块。本发明降低数字域模块的功耗及设计难度。在高速时钟工作条件下，克服工艺、温度、电源电压偏差引起的数模转换器精度损失。

主权项

一种数模转换器，其包括：时钟分配模块，用于数模转换器的时钟控制；输入锁存模块，用于数模转换器中对输入数据的锁存；数据译码模块，用于数模转换器中对输入数据进行二进制或温度计译码；开关驱动模块，用于数模转换器中将数据转换为模拟电流；电流源阵列模块，用于数模转换器中输出稳定的电流；带隙基准模块和偏置模块，共同用于数模转换器中为电流源阵列提供稳定偏置，其特征在于：所述时钟分配模块包括：主要用于采样输入高速数据，译码后数据对齐的数字域时钟分配模块，主要用于开关级控制，实现数模转换功能的模拟域时钟分配模块；所述输入锁存模块包括多个输入锁存子模块，数据译码模块包括多个数据译码子模块，每个输入锁存子模块对应一个数据译码子模块，数据多路并行输入到输入锁存子模块锁存再分别由对应数据译码子模块译码处理；所述数模转换器还包括用于将多路数据合并为一路的N合一模块，用于将数字域时钟分频的N分频模块，所述数模转换器还包括两个延迟锁相环电路模块，一个用于锁定输入数据同步时钟沿，输出相位稳定的多路输入锁存时钟的第一延迟锁相环电路模块（DLL1）；一个用于锁定高质量模拟域时钟相位，输出数字域总时钟的第二延迟锁相环电路模块（DLL2）。