[发明专利]数模转换器

权利要求书

1.数模转换器，其包括：时钟分配模块，用于数模转换器的时钟控制；输入锁存模块，用于数模转换器中对输入数据的锁存；

数据译码模块，用于数模转换器中对输入数据进行二进制或温度计译码；开关驱动模块，用于数模转换器中将数据转换为模拟电流；电流源阵列模块，用于数模转换器中输出稳定的电流；带隙基准模块、偏置模块，用于数模转换器中为电流源阵列提供稳定偏置，其特征在于：所述时钟分配模块包括：主要用于采样输入高速数据，译码后数据对齐的数字域时钟分配模块，主要用于开关级控制，实现数模转换功能的模拟域时钟分配模块；所述输入锁存模块包括多个输入锁存子模块，数据译码模块包括多个数据译码子模块，每个输入锁存子模块对应一个数据译码子模块，数据多路并行输入到输入锁存子模块锁存再分别由对应数据译码子模块译码处理；所述数模转换器还包括用于将多路数据合并为一路的N合一模块，用于将数字域时钟分频的N分频模块。

2. 按照权利要求1所述的数模转换器，其特征在于：所述数模转换器还包括两个延迟锁相环电路模块，一个用于锁定输入数据同步时钟沿，输出相位稳定的多路输入锁存时钟的第一延迟锁相环电路模块（DLL1）；一个用于锁定高质量模拟域时钟相位，输出数字域总时钟的第二延迟锁相环电路模块（DLL2）。

3. 按照权利要求2所述的数模转换器，其特征在于：所述第一延迟锁相环电路模块（DLL1）包括第一移相模块（PH1）、第一鉴相器（PD1）、第一环路滤波器（LPF1）、第一压控延迟线（VCDL1），第一移相模块（PH1）将数模转换器数据采样的参考时钟移相后输出移相参考时钟，第一鉴相器（PD1）比较移相参考时钟与第一延迟锁相环电路模块（DLL1）的输出采样时钟之间的相位差，经第一环路滤波器（LPF1）输出与相位差成正比的电压控制信号，第一压控延迟线（VCDL1）根据电压控制信号补偿相位延迟后输出采样时钟。

4. 按照权利要求2所述的数模转换器，其特征在于：所述第二延迟锁相环电路模块（DLL2）包括第二移相模块（PH2）、第二鉴相器（PD2）、第二环路滤波器（LPF2）、第二压控延迟线（VCDL2），第二移相模块（PH2）将数模转换器的数字域时钟移相后输出移相数字域时钟，第二鉴相器（PD1）比较移相数字域时钟与数模转换器的模拟域时钟之间的相位差，经第二环路滤波器（LPF2）输出与相位差成正比的电压控制信号，第二压控延迟线（VCDL2）根据电压控制信号补偿相位延迟后输出数字域时钟。