[发明专利]数模转换器

说明书

技术领域

本发明涉及高速高精度数模转换技术领域，特别涉及一种保证数模转换器在2GSP以上高速时钟频率工作条件下，仍具有稳定高性能的数模转换器，属于集成电路设计及信号处理的技术领域。

背景技术

数模转换器技术是一种将数字信号转换为模拟信号的技术。数模转换器器件既可作为独立的数模转换器芯片用于信号处理、军用通讯、雷达、电子对抗等领域，也可作为IP或子模块用于DDS、射频模拟前端以及各种高精度SOC系统，实现将数字信号转换成模拟信号输出的功能。

随着整机系统应用要求的不断提高、CMOS工艺水平的长足进步以及数字系统设计的日趋成熟，数模转换技术向着高速和高精度方向不断发展。目前数模接口电路的发展滞后于数字处理的发展，使得其已成为系统性能提升的瓶颈，研究基于CMOS工艺的高速高精度数模转换器产品对于提升整个电路系统的性能具有关键作用，特别是在无线通讯等高端应用领域，对数模转换器的速度、精度、动态范围、功耗等方面均有较高的要求，其对于高性能数模转换器产品的需求更加突出。

在高速高精度应用领域，分段电流舵型结构数模转换器由于在速度、精度、功耗、芯片面积四方面能实现较好的折衷，被广泛采用。分段电流舵型数模转换器典型结构框图如图1所示，主要包括：输入锁存、数据译码、开关驱动级、电流源阵列、带隙基准、偏置等模块。目前，这种典型结构最高可支持14位1GSPS数模转换器设计。

当转换速度要求达到2GSPS以上时，时钟周期小于500ps，工艺、电源电压和温度变化引起的近100ps时钟偏移，对数模转换器芯片性能的影响将十分明显。在片外应用环境中，FR4PCB上的典型延迟大约为170ps/inch，并且在PCB板上快速积累，足以影响2GSPS以上速率数模转换器输入时钟的质量。因此，必须对分段电流舵型结构数模转换器典型结构进行设计改进。

发明内容

本发明所要解决的技术问题：提供一种适用于2GSPS以上速率高精度数模转换器。

为解决上述技术问题，本发明采用的技术方案是：一种数模转换器，其包括：用于数模转换器的时钟控制的时钟分配模块，用于数模转换器中对输入数据的锁存的输入锁存模块，用于数模转换器中对输入数据进行二进制或温度计译码的数据译码模块，用于数模转换器中将数据转换为模拟电流的开关驱动模块，用于数模转换器中输出稳定的电流的电流源阵列模块，用于数模转换器中为电流源阵列提供稳定偏置的带隙基准模块和偏置模块。该数模转换器的时钟分配模块包括：主要用于采样输入高速数据，译码后数据对齐的数字域时钟分配模块，主要用于开关级控制，实现数模转换功能的模拟域时钟分配模块。该数模转换器的输入锁存模块包括多个输入锁存子模块，数据译码模块包括多个数据译码子模块，每个输入锁存子模块对应一个数据译码子模块，数据多路并行输入到输入锁存子模块锁存再分别由对应数据译码子模块译码处理。所述数模转换器还包括用于将多路数据合并为一路的N合一模块，用于将数字域时钟分频的N分频模块。

作为本发明的的一种优选方案，所述数模转换器还包括两个延迟锁相环电路模块，一个用于锁定输入数据同步时钟沿，输出相位稳定的多路输入锁存时钟的第一延迟锁相环电路模块；一个用于锁定高质量模拟域时钟相位，输出数字域总时钟的第二延迟锁相环电路模块。

作为对本发明的优选方案的改进，所述第一延迟锁相环电路模块包括第一移相模块、第一鉴相器、第一环路滤波器、第一压控延迟线，第一移相模块将数模转换器数据采样的参考时钟移相后输出移相参考时钟，第一鉴相器比较移相参考时钟与第一延迟锁相环电路模块的输出采样时钟之间的相位差，经第一环路滤波器输出与相位差成正比的电压控制信号，第一压控延迟线根据电压控制信号补偿相位延迟后输出采样时钟。

作为对本发明优选方案的进一步改进，所述第二延迟锁相环电路模块包括第二移相模块、第二鉴相器、第二环路滤波器、第二压控延迟线，第二移相模块将数模转换器的数字域时钟移相后输出移相数字域时钟，第二鉴相器比较移相数字域时钟与数模转换器的模拟域时钟之间的相位差，经第二环路滤波器输出与相位差成正比的电压控制信号，第二压控延迟线根据电压控制信号补偿相位延迟后输出数字域时钟。

与现有技术相比，本发明的有益效果为：