[发明专利]混合结构的存储器阵列及其制备方法

摘要

本发明涉及半导体器件领域，公开了一种混合结构的存储器阵列及其制备方法。在本发明的混合结构的存储器阵列中，ROM单元的结构与闪存单元的结构的区别仅在于沟道注入、栅极与浮栅的连接以及电极的有无，仅需修改3层光罩，即可将2T pMOS闪存单元转换成ROM单元，因此可以在同一个工艺制程、同样的面积的前提下，实现不同容量的闪存阵列和ROM阵列的自由组合，并且闪存阵列和ROM阵列在外观上几乎一致、位置分布上可以随意调整，在显著降低生产成本的同时，大大增加了产品的适用范围和市场应变能力，并有效提升了产品的安全等级。

主权项

一种混合结构的存储器阵列，其特征在于，该存储器阵列包括闪存阵列和ROM阵列，所述闪存阵列和所述ROM阵列以预定布局相互混合分布；所述存储器阵列包括至少两个扇区，每个扇区包含n型阱和位于该n型阱中连接成矩形阵列的多个存储器单元，每个存储器单元包含一个选择栅pMOS晶体管和一个控制栅pMOS晶体管；所述选择栅pMOS晶体管包括第一沟道区域，和在该第一沟道区域表面由下至上依次形成的栅氧化层、浮栅多晶硅层、绝缘层、栅极多晶硅层；所述控制栅pMOS晶体管包括第二沟道区域，和在该第二沟道区域表面由下至上依次形成的栅氧化层、浮栅多晶硅层、绝缘层、栅极多晶硅层；若所述存储器单元为闪存单元：所述控制栅pMOS晶体管的阈值高于所述选择栅pMOS晶体管的阈值；所述选择栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层之间的绝缘层被去除，使得所述选择栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层接触以形成单栅极pMOS晶体管，所述控制栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层由绝缘层隔离；所述选择栅pMOS晶体管包括在所述第一沟道区域两侧的第一电极和第二电极，所述控制栅pMOS晶体管包括在所述第二沟道区域两侧的第一电极和第二电极，并且所述选择栅pMOS晶体管的第一电极与所述控制栅pMOS晶体管的第二电极在所述第一沟道区域与所述第二沟道区域之间共用一个电极；若所述存储器单元为逻辑数据为0的ROM单元：所述控制栅pMOS晶体管的阈值与所述选择栅pMOS晶体管的阈值相同；所述选择栅pMOS晶体管和所述控制栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层之间的绝缘层被去除，使得所述选择栅pMOS晶体管和所述控制栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层接触以形成单栅极pMOS晶体管；所述选择栅pMOS晶体管包括在所述第一沟道区域两侧的第一电极和第二电极，所述控制栅pMOS晶体管包括在所述第二沟道区域两侧的第一电极和第二电极，并且所述选择栅pMOS晶体管的第一电极与所述控制栅pMOS晶体管的第二电极在所述第一沟道区域与所述第二沟道区域之间共用一个电极；若所述存储器单元为逻辑数据为1的ROM单元：所述控制栅pMOS晶体管的阈值高于所述选择栅pMOS晶体管的阈值；所述选择栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层之间的绝缘层被去除，使得所述选择栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层接触以形成单栅极pMOS晶体管，所述控制栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层由绝缘层隔离，或者所述选择栅pMOS晶体管和所述控制栅pMOS晶体管的浮栅多晶硅层与栅极多晶硅层由绝缘层隔离；在所述选择栅pMOS晶体管的第一沟道区域与所述控制栅pMOS晶体管的第二沟道区域之间不形成电极，所述选择栅pMOS晶体管包括在所述第一沟道区域的相反于第二沟道区域一侧的第二电极，所述控制栅pMOS晶体管包括在所述第二沟道区域的相反于第一沟道区域一侧的第一电极。