[发明专利]具有P型埋层的硅外延过程中抑制P型杂质自掺杂的工艺有效
| 申请号： | 201410225224.2 | 申请日： | 2014-05-26 |
| 公开（公告）号： | CN103972064B | 公开（公告）日： | 2017-01-11 |
| 发明（设计）人： | 丁海东;王海红 | 申请（专利权）人： | 上海先进半导体制造股份有限公司 |
| 主分类号： | H01L21/265 | 分类号： | H01L21/265 |
| 代理公司： | 上海专利商标事务所有限公司31100 | 代理人： | 徐洁晶 |
| 地址： | 200233 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种具有P型埋层的硅外延过程中抑制P型杂质自掺杂的工艺，包括步骤：提供硅片，作为制作半导体器件的衬底，所述硅片的表面注入形成有P型埋层和N型埋层，将所述硅片在低温和常压的环境下作烘烤；将所述硅片在低温和常压的环境下作刻蚀，去除所述硅片的表面因之前形成所述P型埋层和所述N型埋层时所造成的损伤；在常压的环境下于所述硅片的表面形成一层本征的顶盖层；在减压的环境下于所述顶盖层的表面生长外延层。本发明对于P型埋层中P型杂质浓度过高的产品，在N型硅外延工艺的过程中，抑制P型杂质的自掺杂问题，提高器件如横向PNP管的放大系数。 | ||
| 搜索关键词： | 具有 型埋层 外延 过程 抑制 杂质 掺杂 工艺 | ||
【主权项】：
一种具有P型埋层的硅外延过程中抑制P型杂质自掺杂的工艺，包括步骤：A．提供硅片，作为制作半导体器件的衬底，所述硅片的表面注入形成有P型埋层和N型埋层，将所述硅片在低温和常压的环境下作烘烤；B．将所述硅片在低温和常压的环境下作刻蚀，去除所述硅片的表面因之前形成所述P型埋层和所述N型埋层时所造成的损伤；C．在常压的环境下于所述硅片的表面形成一层本征的顶盖层；以及D．在减压的环境下于所述顶盖层的表面生长外延层；其中，所述低温是指温度为1080 ~ 1120℃；所述常压是指气压为标准大气压；所述减压是指气压为45 ~ 60托。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海先进半导体制造股份有限公司，未经上海先进半导体制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201410225224.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种筒子纱包装机
- 下一篇：一种含谐波传动的空间机械臂模拟装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
