[发明专利]一种基于DICE结构的改进SRAM存储单元

摘要

本发明提供了一种基于DICE结构的改进SRAM存储单元，该单元包括以下结构：4个反相器结构，所述反相器结构由PMOS管和NMOS管串联形成，PMOS管漏极和NMOS管漏极之间作为存储节点，每个存储节点控制其它反相器结构的一个NMOS管和另一个反相器结构的一个PMOS管的栅电压；传输结构，由4个NMOS管构成，其源极、栅极和漏极分别接位线/反相位线、字线和存储节点。本发明通过采用改进后的基于DICE结构的SRAM存储单元，避免了传统六管单元结构静态噪声容限小，传输易出错的缺陷，解决了现有基于DICE结构SRAM存储单元易受存储节点电平影响的问题，提高了存储单元的可靠性。

主权项

一种基于DICE结构的改进SRAM存储单元，该单元包括以下结构：反相器结构，用于锁存逻辑电平状态，包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构，其中，第一反相器结构由第一PMOS管(P1)和第一NMOS管(N1)串联形成，所述第一PMOS管(P1)漏极和第一NMOS管(N1)的漏极之间作为第一存储节点(A)；第二反相器结构由第二PMOS管(P2)和第二NMOS管(N2)串联形成，所述第二PMOS管(P2)的漏极和第二NMOS管(N2)的漏极之间作为第二存储节点(B)；第三反相器结构由第三PMOS管(P3)和第三NMOS管(N3)串联形成，所述第三PMOS管(P3)的漏极和第三NMOS管(N3)的漏极之间作为第三存储节点(C)；第四反相器结构由第四PMOS管(P4)和第四NMOS管(N4)串联形成，所述第四PMOS管(P4)的漏极和第四NMOS管(N4)的漏极之间作为第四存储节点(D)；所述第一存储节点(A)，连接第二PMOS管和第四NMOS管的栅电极；所述第二存储节点(B)，连接第一PMOS管和第三NMOS管的栅电极；所述第三存储节点(C)，连接第四PMOS管和第二NMOS管的栅电极；所述第四存储节点(D)，连接第三PMOS管和第一NMOS管的栅电极；传输结构，用于传输存储在存储节点中的逻辑电平状态和来自位线或反相位线的信息，由第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)构成。