[发明专利]一种基于DICE结构的改进SRAM存储单元

权利要求书

1.一种基于DICE结构的改进SRAM存储单元，该单元包括以下结构：

反相器结构，用于锁存逻辑电平状态，包括第一反相器结构、第二反相器结构、第三反相器结构、第四反相器结构，其中，

第一反相器结构由第一PMOS管(P1)和第一NMOS管(N1)串联形成，所述第一PMOS管(P1)漏极和第一NMOS管(N1)的漏极之间作为第一存储节点(A)；

第二反相器结构由第二PMOS管(P2)和第二NMOS管(N2)串联形成，所述第二PMOS管漏极(P2)和第二NMOS管(N2)的漏极之间作为第二存储节点(B)；

第三反相器结构由第三PMOS管(P3)和第三NMOS管(N3)串联形成，所述第三PMOS管漏极(P3)和第三NMOS管(N3)的漏极之间作为第三存储节点(C)；

第四反相器结构由第四PMOS管(P4)和第四NMOS管(N4)串联形成，所述第四PMOS管漏极(P4)和第四NMOS管(N4)的漏极之间作为第四存储节点(D)；

所述第一存储节点(A)，连接第二PMOS管和第四NMOS管的栅电极；

所述第一存储节点(B)，连接第一PMOS管和第三NMOS管的栅电极；

所述第一存储节点(C)，连接第四PMOS管和第二NMOS管的栅电极；

所述第一存储节点(D)，连接第三PMOS管和第一NMOS管的栅电极；

传输结构，用于传输存储在存储节点中的逻辑电平状态和来自位线或反相位线的信息，由第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)构成。

2.根据权利要求1所述的电路，所述反相器结构的特征为：

所述第一PMOS管(P1)的源极接电源(VDD)，所述第一NMOS管(N1)的源极接地，所述第一PMOS管(P1)的漏极接所述第一NMOS管(N1)的漏极；

所述第二PMOS管(P2)的源极接电源(VDD)，所述第二NMOS管(N2)的源极接地，所述第二PMOS管(P2)的漏极接所述第二NMOS管(N2)的漏极；

所述第三PMOS管(P3)的源极接电源(VDD)，所述第三NMOS管(N3)的源极接地，所述第三PMOS管(P3)的漏极接所述第三NMOS管(N3)的漏极；

所述第四PMOS管(P4)的源极接电源(VDD)，所述第四NMOS管(N4)的源极接地，所述第四PMOS管(P4)的漏极接所述第四NMOS管(N4)的漏极。

3.根据权利要求1所述的电路，其中，所述传输结构的特征为：

第五NMOS管(N5)的漏极接第一存储节点(A)，源极接位线(BL)；

第六NMOS管(N6)的漏极接第二存储节点(B)，源极接反相位线(BLB)；

第七NMOS管(N7)的漏极接第三存储节点(C)，源极接位线(BL)；

第八NMOS管(N8)的漏极接第二存储节点(D)，源极接反相位线(BLB)；

所述第五NMOS管(N5)、第六NMOS管(N6)、第七NMOS管(N7)、第八NMOS管(N8)的栅极均接字线(WL)。